长江存储3D NAND架构Xtacking揭秘：I/O速度看齐DDR4
谈到nand闪存，或者说以它为代表的ssd产品，多数人对速度的理解集中在像是sata 3/pcie 3.0等外部接口上，但其实闪存芯片也有内部接口，lga/bga都有引脚，所以就有引脚带宽，即i/o接口速度的概念，一定程度上可理解为内频。
今晨结束的flash memory summit（闪存技术峰会）的首日keynote上，长江存储（yangtze memory technology，ymtc）压轴出场，介绍了新的3d nand架构xtacking。
长江存储称，数据产生的能力和贮存能力的增长是严重不对等的，2020年左右将产生47zb（泽字节，470万亿亿比特），2025会是162zb。虽然多数数据可能是垃圾，但存储公司没有选择性，其唯一目标就是尽可能多地保存下来。
长江存储将nand闪存的三大挑战划归为i/o接口速度、容量密度和上市时机，此次的xtacking首要是提高i/o接口速度，且顺带保证了3d nand多层堆叠可达到更高容量以及减少上市周期。
当前，nand闪存主要沿用两种i/o接口标准，分别是intel/索尼/sk海力士/群联/西数/美光主推的onfi，去年12月发布的最新onfi 4.1规范中，i/o接口速度最大1200mt/s（1.2gbps）。
第二种标准是三星/东芝主推的toggle ddr，i/o速度最高1.4gbps。不过，大多数nand供应商仅能供应1.0 gbps或更低的i/o速度。
此次，xtacking将i/o接口的速度提升到了3gbps，实现与dram ddr4的i/o速度相当。
那么长江存储是如何实现的呢？
据长江存储ceo杨士宁博士介绍，xtacking，可在一片晶圆上独立加工负责数据i/o及记忆单元操作的外围电路。存储单元同样也将在另一片晶圆上被独立加工。当两片晶圆各自完工后，xtacking技术只需一个处理步骤就可通过数百万根金属via(vertical interconnect accesses，垂直互联通道)将二者键合接通电路，而且只增加了有限的成本。
官方称，传统3d nand架构中，外围电路约占芯片面积的20~30%，降低了芯片的存储密度。随着3d nand技术堆叠到128层甚至更高，外围电路可能会占到芯片整体面积的50%以上。xtacking技术将外围电路置于存储单元之上，从而实现比传统3d nand更高的存储密度（长江的64层密度仅比竞品96层低10~20%）。
在nand获取到更高的i/o接口速度及更多的操作功能的同时，产品开发时间可缩短三个月，生产周期可缩短20%，从而大幅缩短3d nand产品的上市时间。
应用
长江存储称，已成功将xtacking技术应用于其第二代3d nand产品的开发。该产品预计于2019年进入量产，现场给出的最高工艺节点是14nm。
相关文章:
-
-
intel旗下的ssd产品以高品质著称，简单来说得益的就是强大的自研主控和过硬的3d闪存。不过，近日有媒体援引一名日本网友的推特贴图，将矛头对准... [阅读全文] -
东芝96层QLC闪存明年量产：1500次P/E、M.2可到20TB
在此次闪存峰会上，东芝keynote的重点是bics4 flash，也就是qlc闪存。 bics4即第四代bics 3d闪存，从bics3的6... [阅读全文] -
在本周三的数据中心创新峰会上，intel宣布，今后在固态硬盘领域，他们的重点将是optane（傲腾）存储和qlc闪存产品。 而发表这番言论前，... [阅读全文]
-
SK海力士宣布业内首款4D闪存：512Gb TLC、年末出样
正在美举办的flash memory summit首日已经结束，亮点颇多。 keynote环节，倒数第二个出场（排在我国的长江存储前）的是sk... [阅读全文] -
版权声明：本文内容由互联网用户贡献，该文观点仅代表作者本人。本站仅提供信息存储服务，不拥有所有权，不承担相关法律责任。 如发现本站有涉嫌抄袭侵权/违法违规的内容， 请发送邮件至 2386932994@qq.com 举报，一经查实将立刻删除。
上一篇： 中兴AXON 10 Pro 5G版上央视：下月发售
下一篇： 雪光上去想
发表评论