欢迎您访问程序员文章站本站旨在为大家提供分享程序员计算机编程知识!
您现在的位置是: 首页

DC中wire_load_model与wire_load_mode

程序员文章站 2022-05-17 16:47:19
...

说起wire load model,IC设计EDA流程工程师就会想到DC的两种工具模式:线负载模式(wire load mode)和拓扑模式(topographicalmode)。为什么基本所有深亚微米项目都使用拓扑模式而不是wireload模式?现在还有必要了解wire load model么?其实wire load model是十分经典基础的模型,除了DC,许多EDA工具依然采用这一模型,了解这一模型,对理解多种工具的工作原理和使用都有帮助。

一 、什么是wire load model?
线性负载模型是由半导体工艺厂商根据自身工艺特点开发的,该模型包含单位长度面积因子、电容、电阻和一个扇出与线长查找表。在RTL代码综合阶段进行静态时序分析时,工艺库里面提供了标准单元的延时和功耗信息,但是互联线仍没有物理信息,这时就通过线负载模型来估算物理实现后的线负载大小,这种模型简单来说就是根据扇出预估连线长度,再根据连线长度来进行线上电阻、电容和面积等参数预估。图1为工艺库中截选的两个wire loadmodel,名字分别为w120,和w140。

   一条扇出为3的互联线,使用w120模型计算方法如下:
   互联线长度= 扇出1对应的互联线长度+(3-1)x slope = 133.334+(3-1)x133.334         
   互联线电容 = 互联线长度 x 互联线单位电容值= 1.5e-4 x互联线长度         
   互联线电阻 = 互联线长度 x 互联线单位电阻值= 8.5e-4 x 互联线长度         
   互联线面积 = 互联线长度 x 互联线单位长度面积值= 0.7 x 互联线长度

二 、wire load model和wire load mode的辨析与应用
Wireload model是线负载模型,wire load mode是为跨层次互联线选择线负载模型的方法。对于多层次设计,注意不同层次的子设计可以与父设计有不同线负载模型,这时除了需要决定某一层次采用何种wire load model,还需要确定对跨越不同层次的net采用何种wire load model。Wire load mode共有三种:TOP、enclosed 和segmented,图2给出了三种模式比较示意,design A和design B间的互联线,在top模式下,选用50x50 model;在enclosed模式下,选用40x40 model;在segmented模式下,分段选用model。

DC中wire_load_model与wire_load_mode

      综合人员可以使用set_wire_load_mode 命令明确声明使用何种模式;可以通过命令set_wire_load_model命令明确声明了综合过程使用的线性负载模型。如果综合人员没有声明,那么DC会到逻辑库中寻找,如果该逻辑库支持自动根据面积来选择线性负载模型,那么DC采用这种自动匹配方式 (可以通过设置变量auto_wire_load_selection值为false来关闭模型的自动选择功能),如果逻辑库不支持该方式,那么DC根据逻辑库中的默认参数default_wire_load_model和default_wire_load_mode来设置。

三 、wire load model的局限性与克服方法
wire load model这种通过扇出来估算线上参数的方法,只要连接数目确定,那么预估的互联线上的物理参数就确定了。图3 给出了下这种方法预估时遇到的问题。线1和线2 扇出相同,但线长其实差距很大,这样线上延时和功耗差距其实很大,但是wire load model给出的结果却是相同的。

DC中wire_load_model与wire_load_mode

面对这种问题,怎么办呢?精确性要求高的时序收敛。不再采用wire load mode,比如DC 就推出了拓扑模式;精确度要求不那么严格的、辅助性的分析工具,则可采用反推wire load model的方法,比如Synopsys公司的SpyGlass Power,一款用来预估功耗和分析功耗的工具,就是从.v网表和.spef (后端给出的包含物理参数的文件)中,反推wire load model,然后再采用上文提到的第三种模式segment mode来对跨层互联应用wireload model,以此达到校准效果,提升精确性。

四、小结
Wireload model是根据扇出预估连线长度,再根据连线长度来进行参数预估的。在特征尺寸比较大的时代,单元延时占主要部分,那么wire load model得到很好的应用;而在深亚微米设计中,互联寄生对路径延时的影响越发主要,这时wire load model的局限性需要设法克服。因而DC 使用了拓扑模式,拓扑模式是根据初步布局或者手动添加一些布局规划命令约束,从而使DC能够更精淮的预估线上延时。

相关标签: DC