Synopsys全球首发PCIe 6.0完整方案：用上5nm工艺

pcie 4.0还在普及阶段，pcie 5.0尚未到来，pcie 6.0标准规范还没完成，厂商们就已经迫不及待出方案了。

synopsys(新思科技)宣布，推出全球首个完整的pcie 6.0 ip方案，包括控制器、phy物理层、验证ip，可供pcie 6.0 soc设计早期开发之用。

它基于synopsys广受好评的designware ip pcie 5.0方案，完整支持pcie 6.0标准特性，包括64gt/s pam-4信号调制、flit模式、l0p低功耗模式等等，可满足hpc高性能计算、ai、存储soc等应用领域对于延迟、带宽、能效的各种需求。

为了实现吞吐量的最大化、延迟的最小化，synopsys pcie 6.0控制器采用了“multistream”(多流)架构，性能可达单流架构的最高2倍，并且还有1024-bit宽度架构，可以在关闭1ghz时序的同时，达到64gt/s x16的高带宽，还优化了多数据源、多虚拟通道环境。

此外，新方案使用了独特的自适应dsp算法，支持早期soc开发，优化模拟和数字均衡，无论何种通道下都能获得最佳能效，并且基于专利诊断功能，可确保几乎零宕机时间。

值得一提的是，phy物理层还使用了先进的5nm工艺，搭配独特的模拟和dsp技术，可将功耗降低20％。

synopsys pcie 6.0 ip方案中的验证ip现已可用，控制器、phy物理层计划在今年第三季度提供早期试用。

pcie 6.0标准规范目前还在制定中，，按照传统继续让i/o带宽翻番达到64gt/s，应用到实际中，pcie 6.0 x1单向实际带宽8gb/s，pcie 6.0 x16单向带宽128gb/s、双向带宽256gb/s。

pcie 6.0将延续pcie 3.0时代引入的128b/130b编码方式，但加入全新的脉冲幅度调制pam4，取代pcie 5.0 nrz，可以在单个通道、同样时间内封包更多数据，以及低延迟前向纠错(fec)和相关机制，以改进带宽效率。

- the end -

转载请注明出处：快科技