2022校招 乐鑫科技提前批-数字IC类(持续更新...)

文章目录

• • • 【单选 | 3分】
    • 【填空 | 4分】
    • 【问答 | 25分】

【单选 | 3分】

1. 下面对于verilog中的always块描述错误的是()

• always块中的被赋值语句必须定义为“reg”类型
• 不同的敏感事件列表会产生不同的电路形式
• 一般不允许电平信号和边沿信号在敏感事件表中混合使用
• always描述的都是时序电路

2. 模拟信号转换成数字信号需要经历( )这四个过程

• 取样 保持 编码 量化
• 取样 保持 量化 编码
• 保持 取样 量化 编码
• 保持 取样 编码 量化

3. 数字下采样的一般处理流程是( )，数字上采样的一般处理流程是( )

• 先抽取后滤波，先滤波后插值
• 先滤波后抽取，先插值后滤波
• 先抽取后滤波，先插值后滤波
• 先滤波后抽取，先滤波后插值

4. 实现以下( )CMOS电路基本单元需要的MOSFET个数最少

• XOR
• NOR
• OR
• AND

5. SystemVerilog中，多态的相关描述正确的是

• 父类中定义的virtual方法，不可以直接调用，需要被子类重新定义后才能使用
• 父类中定义了virtual方法，使用哪一个实现的方法是根据调用时对象类型来决定
• 父类中定义了virtual方法，使用哪一个实现的方法是根据调用时句柄类型来决定
• 只有在父类中virtual方法，才可以在子类中重新定义

6. 数字信号在仿真时不可能出现如下( )值

• Z
• Y
• X
• 1

7. 7bits的自然二进制码1011110对应的格雷码为

• 1110001
• 1100011
• 1100010
• 1011110

8. 十进制46.25对应的二进制表达式为

• 101110.01
• 101110.1
• 101101.01
• 101110.11

9. 异步时钟数据采样的方法错误的是

• 高频时钟直接采样低频时钟的多bit数据
• 使用FIFO隔离进行多bit的采样
• 握手信号后再采样
• 单bit高频时钟脉冲展宽后给低频时钟进行采样

10. 下列存储器中，不属于掉电非易失性存储器的是

• Flash
• PSRAM
• Fuse
• ROM

【填空 | 4分】

1. 758做无损定点化需要____位。

2. 如果要设计一个深度为128，数据宽度为16bits的异步FIFO，这个异步FIFO的读写指针的位宽至少需要____bits。

3. 20dBm的功率等于____mW。

4. 有以下代码片段，如果只允许用2选1的MUX来实现这个代码片段的功能，那至少需要___个2选1的MUX?

wire [31:0] in;
wire [4:0] ctrl;
wire out;
assign out = in [ctrl];

5. 40MHz的晶振的时钟周期是____。

【问答 | 25分】

1.用Verilog写一段代码，实现如下的扰码功能。其中扰码生成器的初始种子X7~X1=2’b1010101，每拍输入、输出和扰码器更新一次。

2.

参考链接：
Systemverilog 的 virtual 关键字的用法