ARM A710、A510大小核齐发：专为中国保留32位兼容、性能暴涨62％

除了超大核心cortex-x2，arm今天还带来了高性能大核心cortex-a710、高能效小核心cortex-a510，分别取代现在的a78、a55。

之前猜测它们会命名为a79、a56，没想到arm又开启了三位数字命名，越来越不按常理出牌了。

a710、a510也是基于armv9 64位指令集，架构上和x2是相通的，因此可以集成于同一颗soc，但需要注意的是，x2、a510都是纯64位，不再兼容32位，a710则继续支持ol0 aarch32。

这是应中国客户要求特殊设计的，因为中国市场还有太多应用停留在32位。

先来看a710，前端和x2一样改进了分支预测，精度更高，一级指令缓存tlb也从32条增至48条，不过macro-op缓存仍然是1.5k(x2 3k)。

macro-op缓存、分支单元的宽度从6缩减到了5，主要是功耗、能效优化考虑，也是x、a系列的重要区分。

核心设计也大大强化了性能、能效，包括数据预取器的改进，并且优化了核心与dsu的联系，核心与三级缓存、内存之间的延迟更低。

ipc性能提升指标，4mb二级缓存、8mb三级缓存的情况下，官方号称可以达到10％，或者可以将功耗降低30％。

再看a510，继续使用3宽度的顺序执行架构，但也借鉴了x系列在分支预测、数据预取方面的一些技术，继续提升能效。

另外，它还引入了合并核心(merged-core)的新设计，可以将两个核心组合在一起，有点amd推土机架构的意味。

但不同的是，amd推土机架构两个核心共享前端、fp/simd后端，导致整体执行效率低下，a510每个核心则有自己完整的前端、核心、整数后端、一级缓存，只是共享了二级缓存(最大512kb)、fp/neon/sve流水线。

当然，如果客户喜欢，也可以继续使用独立核心，但是面积效率会低一些。

前端方面，具备128位预取流水线，每个时钟周期可以拾取4条指令，解码器宽度从2增加到3。

分支预测没有透露细节，只是说*的多级设计，另外一级缓存可以32kb或者64kb。

核心方面，可以设置2个64位流水线或者2个128位流水线，后者是a55的两倍。

尽管是顺序架构，后端依然加宽包括3个整数alu单元、一个复杂mac/div单元、一个分支派送端口。

载入存储方面，相比a55改进极大，从载入存储流水线，变成了载入、载入/存储流水线，每时钟周期可执行的载入数量翻了一番，另外流水线宽度也从64位翻番到128位，因此总的载入带宽是a55的四倍。

性能方面，a510 32kb一级缓存、256kb二级缓存、8mb三级缓存，对比a55 32kb一级缓存、128kb二级缓存、4mb三级缓存，提升幅度35-62％不等，是三个新核心变化最大的，不过，a55毕竟是四年前的老核心了。

- the end -

转载请注明出处：快科技