欢迎您访问程序员文章站本站旨在为大家提供分享程序员计算机编程知识!
您现在的位置是: 首页  >  科技

电子设计大赛-AD与DA电路设计

程序员文章站 2022-04-22 12:13:16
3.9.1 A/D转换器的分类及简介  常用的A/D转换器有积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。积分型(如TLC7135)  积分型A/D工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时器/计数器获得数字值。优点是具有高分辨率,缺点是由于转换精度依赖于积分时间,因此转换速率低。逐次比较型(如TLC0831)  逐次比较型A/D由一个比较器和DA转换器通过逐次比较逻辑构成,从MSB开始,顺序地对每一位将输入电压与内置D...

3.9.1 A/D转换器的分类及简介

  常用的A/D转换器有积分型、逐次逼近型、并行比较型/串并行型、Σ-Δ调制型、电容阵列逐次比较型及压频变换型。

  1. 积分型(如TLC7135)
      积分型A/D工作原理是将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时器/计数器获得数字值。优点是具有高分辨率,缺点是由于转换精度依赖于积分时间,因此转换速率低。
  2. 逐次比较型(如TLC0831)
      逐次比较型A/D由一个比较器和DA转换器通过逐次比较逻辑构成,从MSB开始,顺序地对每一位将输入电压与内置DA转换器输出进行比较,经n次比较而输出数字值。优点是速度较高、功耗低,在低分辨率(<12位)时价格便宜,但高精度(>12位)时价格很高。
  3. 并行比较型/串并行比较型(如TLC5510)
      并行比较型A/D采用多个比较器,仅作一次比较而实行转换,又称FLash(快速)型。由于转换速率极高,n位的转换需要2n-1个比较器,因此电路规模也极大,价格也高,适用于视频A/D转换器等速度特别高的领域。
      串并行比较型A/D转换器结构上介于并行型和逐次比较型之间,最典型的是由2个n/2位的并行型A/D转换器配合DA转换器组成,用两次比较实行转换,所以称为Half flash(半快速)型。还有分成三步或多步实现A/D转换的叫做分级(Multistep/Subrangling)型A/D,而从转换时序角度又可称为流水线(Pipelined)型A/D,现代的分级型A/D转换器中还加入了对多次转换结果作数字运算而修正特性等功能。这类A/D速度比逐次比较型高,电路规模比并行型小。
  4. Σ-Δ调制型(如A/D7705)
       Σ-Δ型A/D由积分器、比较器、1位DA转换器和数字滤波器等组成。原理上近似于积分型,将输入电压转换成时间(脉冲宽度)信号,用数字滤波器处理后得到数字值。因此具有高分辨率,主要用于音频和测量。
  5. 电容阵列逐次比较型
      电容阵列逐次比较型A/D在内置DA转换器中采用电容矩阵方式,也可称为电荷再分配型。一般的电阻阵列DA转换器中多数电阻的值必须一致,在单芯片上生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列,可以用低廉成本制成高精度单片A/D转换器。最新的逐次比较型A/D转换器大多为电容阵列式的。
  6. 压频变换型(如AD650)
      压频变换型(Voltage-Frequency Converter)是通过间接转换方式实现模数转换的。其原理是首先将输入的模拟信号转换成频率,然后用计数器将频率转换成数字量。从理论上讲这种A/D的分辨率几乎可以无限增加,只要采样的时间能够满足输出频率分辨率要求的累积脉冲个数的宽度。优点是分辨率高、功耗低、价格低,但是需要外部计数电路共同完成A/D转换。

3.9.2. A/D转换器的主要技术指标

  1. 分辨率(Resolution)
      指数字量变化一个最小量时模拟信号的变化量,定义为满刻度与2n的比值。分辨率又称精度,通常以数字信号的位数来表示。
  2. 转换速率(Conversion Rate)
      是指完成一次从模拟转换到数字的A/D转换所需的时间的倒数。积分型A/D的转换时间是毫秒级属低速A/D,逐次比较型A/D是微秒级属中速A/D,全并行/串并行型A/D可达到纳秒级。采样时间则是另外一个概念,是指两次转换的间隔。为了保证转换的正确完成,采样速率(Sample Rate)必须小于或等于转换速率。因此有人习惯上将转换速率在数值上等同于采样速率也是可以接受的。常用单位是ksps和Msps,表示每秒采样千/百万次(kilo / Million Samples per Second)。
  3. 量化误差(Quantizing Error)
      由A/D的有限分辨率而引起的误差,即有限分辨率A/D的阶梯状转移特性曲线与无限分辨率A/D(理想A/D)的转移特性曲线(直线)之间的最大偏差。通常是1 个或半个最小数字量的模拟变化量,表示为1LSB、1/2LSB。
  4. 偏移误差(Offset Error)
      输入信号为零时输出信号不为零的值,可外接电位器调至最小。
  5. 满刻度误差(Full Scale Error)
      满度输出时对应的输入信号与理想输入信号值之差。
  6. 线性度(Linearity)
      实际转换器的转移函数与理想直线的最大偏移,不包括以上三种误差。
      其他指标还有:绝对精度(Absolute Accuracy) ,相对精度(Relative Accuracy),微分非线性,单调性和无错码,总谐波失真(Total Harmonic Distotortion缩写THD)和积分非线性。
      不同类型的ADC转换器的结构、转换原理和性能指标方面的差异很大。表3.9.1列出了常用类型的模数转换器的主要特点和应用范围。
    电子设计大赛-AD与DA电路设计

3.9.3 A/D转换器及其相应接口电路选择原则

  1. A/D转换器的选用的依据
      模数转换器的选用原则主要考虑下列几点:
      (1)A/D转换器用于什么系统、输出的数据位数、系统的精度、线性;
      (2)输入的模拟信号类型,包括模拟输入信号的范围、极性(单、双极性)、信号的驱动能力、信号的变化快慢;
      (3)后续电路对A/D转换器输出数字逻辑电平的要求、输出方式(平行、串行或是穿成字的)、是否需数据锁存、与哪种CPU接口或数字电路(三态门逻辑、TTL还是CMOS)、驱动电路;
      (4)系统工作在动态条件还是静态条件、带宽要求、要求A/D转换器的转换时间、采样速率,是高速应用还是低速应用等;
      (5)基准电压源的来源。基准电压源的幅度、极性及稳定性、电压是固定的还是可调的,外部提供还是A/D转换芯片内提供等;
      (6)成本及芯片来源等因数。
  2. 与A/D转换器配套使用其它芯片的选用的依据
      为了配合A/D转换器的使用,一般在A/D转换器的外围还需要添加一些其它的芯片,常见的有多路模拟开关电路、采样/保持器、运算放大器等。
      (1)多路模拟开关
      多路模拟开关有三选一、四选一、八选一、十六选一等几种,例如CD4051、CD4053B、AD7501、AD7506等。选用原则主要依据模拟信号的路数、模拟信号的大小以及开关本身的导通电阻的大小等。
      (2)采样/保持器
      采样/保持器是指在输入逻辑电平控制下处于“采样”或“保持”两种工作状态的电路,在“采样”状态时电路的输出跟踪输入信号,在“保持”状态时,电路的输出保持着前一次采样结束时刻的瞬间输入模拟信号,直至下一次采样状态的结束,这样有利A/D转换器对模拟信号进行数据量化。常见的采样/保持器有以下几种:通用芯片:如AD582、LF398;高速芯片:如HTS-0025、THS-0060等;高分辩率芯片:如AD389。采样保持电路中的采样保持电容要选用高品质的聚苯乙烯或聚四氟乙烯电容,制作电路板时要将它紧靠采样/保持集成电路,并保持电路板的洁净。

3.9.4 常用的AD转换器

   单片集成A/D转换器的产品很多,下面介绍有代表性的几种A/D转换器。

  1. AD0809
    (1)主要技术特性
       ADC0809在一个芯片上集成了一个8位的A/D转换器和8路模拟采样开关,可以直接输入8个单端的模拟信号。该器件的主要性能如下:
    ○1采用单+5V电源逐次逼近式A/D转换,工作时钟典型值为640KHz,转换时间约为100μs。
    ○2分辨率为8位二进制码,总失调误差:ADC0809为±1LSB。
    ○3模拟量的输入电平范围0~5V,不需要零点和满度调节。
    ○4具有8通道控制开关,可以直接接入8个单端模拟量。
    ○5数字量输出采用三态逻辑,输出符合TTL电平。
    ○6容易与各种微处理器连接,也可以独立工作。
    电子设计大赛-AD与DA电路设计
  2. AD650
    (1)主要技术特性
      AD650是一种即可以作电压/频率转换(VFC),又可以作频率/电压转换(FVC)的高性能单片集成电路芯片。AD650的最大满度频率达1MHz,能用于低成本、高分辨率的模数或数模转换器;在满度频率为 10KHz,非线性误差为0.005%。相当于14位的ADC的线性误差。
      AD650有多种尾标,用来区别封装形式、工作温度范围和线性误差。尾标为JN和KN的是14脚双列直插塑料封装,尾标为JP和KP的是20脚PLCC塑料封装,以上四种的工作温度范围均为为070℃;尾标为AD、BD和SD的是14脚双列直插陶瓷封装,其中AD和BD工作温度范围-2585℃,SD扩展为-55~125℃。尾标为JN,JP和AD的线性误差略大于其它几种。
    (2)AD650的内部结构和引脚功能
      AD650的内部结构和引脚排列形式如图3.9.3所示。AD650的模拟输入部分为一个差分输入的运算放大器,可以通过改变外部元件接法,方便地接成单极性正电压输入、单极性负电压输入或双极性电压输入各种模拟输入方式;并且既可以实现电压输入,也可以实现电流输入;输入失调和满度误差可以通过外接元件调整。AD650的输出部分采用集电极开路输出方式,可以方便地与TTL和CMOS数字电路接口。
    电子设计大赛-AD与DA电路设计

3.9.5 A/D接口电路及程序设计

1.A/D接口电路的设计
  在合理选择ADC芯片后,还必须正确设计ADC的外围电路,通常包括模拟电路、数字接口电路、电源电路等部分。
(1)模拟电路

1放大器电路

  除了少数ADC本身带有模拟放大电路外,大多数ADC的模拟输入电压范围在1~10V之间。大多数模数转换系统的模拟输入信号是较小的,通常需要使用模拟放大器。模拟放大器一般选用集成运算放大器,也可以选用仪表放大器和隔离放大器。
选择模拟放大器时主要考虑放大器的带宽和精度,所选择的运算放大器的带宽和精度应优于所选的ADC。
  模拟放大器除了放大模拟输入信号,也有阻抗变化作用。一些ADC的模拟输入端电阻比较小,而模拟信号源的内阻常常比较大,因此需要选用高输入阻抗、低输出电阻的放大器。必要时可以加电压跟随器,以提高输入阻抗。

2采样保持器

  大多数ADC在转换器在转换期间要求输入电压保持稳定不变。对于那些本身不带有采样保持器的ADC,在模拟输入端之前加采样保持器是必要的。在选用采用保持器时,应特别注意捕获时间和顶降率这两个参数,它们将直接影响模数转换系统整体的性能。
  模数转换系统进行一次有效的转换,时间上需要经历采样和转换两个阶段。模拟输入电压的采样是由采样保持器完成的,捕获时间正是指采样阶段需要最小时间,因此一次有效的转换时间是采样保持的捕获时间和模数转换时间之和。对于高速ADC来说,尤其要注意选用捕获时间小的采样保持器,否则将影响实际有效转换速率。
  在ADC进行转换期间,采样保持期进入采样保持阶段。采样保持器是靠电容来保持模拟电压的,由于电容和采样开关的漏电流、保持器的输入偏置电流的影响,保持的模拟电压会随时间而下降(或上升),其下降速率就是采样保持器的顶降率。当顶降率过大时,直接影响最终的转换精度。
  捕获时间和顶降率除了与采样保持器有关外,还与外接的保持电容的容量直接相关,当增大保持电容时,有利于减少顶降率,但捕获时间会增大。
  对于模拟输入电压变化缓慢的系统,可以不使用采样保持器。原则上讲,在ADC的转换期间,模拟输入电压变化不超过±1/2LSB时,就没必要使用采样保持器。例如,当模拟输入电压是一个幅值为1V、频率为1Hz的正弦波电压时。如果使用的ADC的分辨率为12位,输入电压范围为±5V,转换时间为100μs,那么在转换期间模拟电压最大变化幅度为0.63mV,相当于1/4LSB,因此可以省去采样保持器。

3多路开关

  模拟多路开关是数据采集系统的主要外围电路之一。在设计具体电路时应该注意的是,某些ADC的模拟输入电阻较小,如AD754A的输入电阻仅5KΩ,而模拟多路开关并非理想开关,其导通电阻较大,通常在几十至几百欧姆,这将严重影响整个系统精度,不容忽视。在这种情况下,在模拟多路开关和模数转换器之间必须加高输入阻抗的电压跟随器。还要注意的是,模拟多路开关在关断时的漏电流也较大,而且所有关断通道的漏电流是并联的,当模拟通道数量比较大时,漏电流的并联电流不能忽略,这时应采用分级模拟开关。
  在多通道的数据采集系统中,当通道(多路开关)切换时,模拟电压产生了阶跃变化,应等待阶跃变化稳定之后,采样保持器再进入采样阶段。
  具有分级流水结构的ADC和Σ-Δ型ADC输出的数据是滞后的,因此除了转换器外围电路所需要的稳定时间,还必须充分考虑ADC对多路开关的阶跃变化所需要的响应时间。这个问题在使用Σ-Δ型ADC尤其明显。一个Σ-Δ型ADC在单通道的转换系统中,采样频率可以高到几十KHz,可是在多通道的转换系统中,其有效采样频率可能只有几Hz。

(2)数字外围电路
  模数转换器的数字电路部分与微控制器相连,数据线可以分为并行接口形式和串行接口形式。

1并行接口

  大多数模数转换器的数据输出具备并行接口,能方便地与微控制器的数据总线连接,数据传输速度快。ADC的数据总线宽度以8位、16位居多,许多10位至16位的ADC既能以16位接口方式与16位微控制器直接相连,也能以8位接口方式与8位的微控制器相连,分高8位和低8位两字节传送。
  并行接口除了并行的数据线外,还需要若干控制信号线和状态信号线,如启动转换信号线、转换结束信号线、读信号线、写信号线、片选信号线等。各种ADC的芯片各不相同,因此在设计接口电路时,必须针对具体型号的芯片仔细阅读各信号的定义和时序以及所用微控制器的总线时序,设计出满足时序要求的接口电路。

2串行接口

  串行接口只需要一根双向数据线、或两条数据传输方向相反的数据线、和极少的控制线。这就能大大的减少芯片的引脚数目,使芯片的封装小型化,进一步能简化整机布线。多数微控制器都带有串行接口,这为串行数据输出的ADC使用带来了极大的方便。由于数据传输是串行的方式进行的,所以数据传输率较低,但随着芯片的工作频率的提升,串行传输速率已有很大提高。常见的串行接口有以下几种:
a. 通用异步接受/发送器UART(Universal Asynchronous Receiver/Transmitter)
b. 串性外围接口SPI(Serial Peripheral interface)
c. I2C总线(Inter IC Bus)

(3)电源和接地
  模数转换器是模拟信号和数字信号混合的电路。模拟信号部分是精密的信号处理部分,例如分辨率为12位的5V量程的ADC所对应1LSB的模拟电压为1.22mV。数字信号部分是与系统的其它逻辑电路连接在一起的,以脉冲信号工作,信号幅度大,频谱宽,对于模拟信号是一个重要的干扰源,地线噪声高到几十mV甚至几百mV。如果接地不当,布线不良,数字噪声会严重影响模拟信号部分的精度或产生乱码(即模拟输入电压不变,但数字输出低位值随即性跳动),因此对于高分辨率或高速模数转换系统要特别重视印制电路板的布线(尤其是地线)和电源的去耦。
  不良的地线连接方式如图3.9.5所示,图中地线上的电感和电阻是印制电路上的地线分布电感和分布电阻,在该电路中的数字地线电流所产生的地线噪声会严重干扰模拟电路,因此是一种不良的接地方式。
电子设计大赛-AD与DA电路设计
  改进的接地连接方式如图3.9.6电路所示中则采取了以下措施,有利于减低地线噪声的干扰。
  ①模拟地和数字地分开,建立一个模拟参考点,所有模拟部分的地都接到这个参考点上。在实际布线中做到理想的一点接地是很困难的,但也应尽量合理布局,尽量缩短地线长度,同时加大地线的截面。
  ②多数模数转换器都有两个接地端,一个是模拟地(AGND),应接模拟参考点,或它本身就作为模拟参考点。另一个是数字地(DGND),应与数字电路和数字电源地相连。AGND和DGND之间只应有一处相连,通常应靠近ADC的引脚连接。
  ③许多模数转换器需要几种电源电压,一般来说+5V是供数字部分使用的,±15V是供模拟部分使用的。这两组电源应分别接到数字地和模拟地。并要注意这两组电源的变压器绕组之间应具有良好的绝缘和良好的静电隔离。
  ④模数转换的电源应加去耦电容,去耦电容应尽量靠近ADC的电源端。电容的大小一般可采用110μF钽电容和0.010.1μF高频瓷介电容并联。
  ⑤应注意数字电路中的高频信号电路(如微处理器)和大电流电路(如继电器或LED的驱动电路)属于高噪声电路,而模拟转换接口中的数字信号属于低噪声电路,两者的数字地应有各自的数字参考点,相互之间只有一点连接。
  以上给出地线连接需要考虑的问题,在实际系统中电路差异很大,具体芯片的性能和引脚的排列千差万别,很难采用一种不变的模式。某些ADC芯片说明书给出了针对该芯片电源和地线连接形式的提示,读者应予重视,这常常是系统能达到预定指标的关键。高速ADC对线路的分布电容、分布电感、分布电阻尤其敏感,不仅要对电源和接地,而且要对信号的走线方式十分关注,因此某些高速ADC说明书还给出该芯片评估板的印制电路布线图,这对读者来说是很好的设计参考资料。

(4)信号的隔离
  合理的布线和接地能有效地抑制噪声干扰,但由于模拟信号和数字信号仍然存在共地点,要想彻底抑制数字噪声对模拟电路的影响有时是很困难的。另一方面,在某些场合,如数据采集系统,模拟信号来自于工业现场,远离主机,因此在模拟信号传输线上容易受到现场的干扰,包括尖峰干扰,这些干扰虽然对低频模拟信号的影响并不大,但对数字电路,尤其是微机系统危害极大,可能造成系统运行出错。再有模拟信号线在现场被短路、接地、漏电的机会比其它部分高,一旦发生此类事件也会危害数字系统。
  采取隔离措施可以进一步抑制干扰,提高系统的可靠性,使用广泛的隔离元件是光电耦合。根据隔离位置不同,有两种隔离方式,一种方式隔离模拟信号端,如图3.9.7所示。这种方式电路结构简单,使用的元器件较少,但要注意必须选用线性的光电耦合器。从目前光电耦合器来看,可选的线性耦合器品种很少,而且线性度和温度稳定度仍不是很理想,因此附加了模拟通路的误差,是系统转换精度下降。在精密模数转换系统中可以采用隔离放大器(如AD210等),但精密隔离放大器大多采用变压器隔离方式,其频率响应特性不如光电耦合器。
电子设计大赛-AD与DA电路设计
  另一种隔离方式是隔离数字信号端,如图3.9.8所示。这种隔离方式的光电耦合器的特性对模拟信号的精度无影响,缺点是数字信号端的数据线和控制线数量较多,每根需要光电耦合器,因此所用元器件数量大。而在串行接口的模数转换系统中,隔离元件的数量可以大大减少。VFC型ADC输出的是脉冲信号,几乎不需要控制线,所以只要一个隔离元件。另要注意的是,由于数字信号工作频率较高,所以必须采用高速光电耦合器或采取加速措施,即便这样,在微处理器系统中还常需要插入等待周期或增加信号锁存等办法来协调光电耦合器引来的延迟时间,这就增加了数字电路接口电路的复杂性和降低了系统响应速度。实际应用系统的技术要求各不相同,采用什么类型的ADC,需不需要采用隔离措施,采用什么方式的隔离还需要根据实际情况而定。
电子设计大赛-AD与DA电路设计

内容过多,显示不全,完整资,点击下方链接获取

资料详情(点击)


全套资料免费下载:
关注v-x-公-众-号:【嵌入式基地
后-台-回-复:【电赛】 即可获资料
回复【编程】即可获取
包括有:C、C++、C#、JAVA、Python、JavaScript、PHP、数据库、微信小程序、人工智能、嵌入式、Linux、Unix、QT、物联网、算法导论、大数据等资料
电子设计大赛-AD与DA电路设计

本文地址:https://blog.csdn.net/m0_51061483/article/details/109008380