台积电最强芯片技术找来AMD等：为3nm工艺铺路

（）随着这几年7nm和5nm工艺的相继投产，新制程工艺为台积电带来了可观的收入，当然他们也投入了非常多的精力与资金去研发新的工艺来保持领先优势，前两天台积电为台南科学工业园的新厂房举行了竣工仪式，这是他们未来的3nm工厂，预计2022年下半年台积电3nm工艺就会投产。

当然随着半导体工艺的逐渐发展，工艺的升级也逐渐困难，所需的投入也越来越大，报团合作也越来越多，台积电拉了google和amd过来合作。

台积电正在和google合作，以推动3d芯片制程工艺的生产，而且amd也参与其中，据说是去克服某些硅制造难题，可以确定的是google和amd会成为台积电这个高级3d芯片工艺的首批用户，他们正在为新工艺准备设计，并帮助台积电测试和认证工艺。

这个3d芯片工艺应该就是指台积电的wafer-on-wafer(wow) 3d芯片封装工艺，他们正在苗率的芯片封装厂进行研发，和现在台积电的cowos这种2.5d封装方式不同，是通过tsv硅穿孔技术实现了真正的3d封装，和intel的foreros 3d封装类似，能把多个芯片像盖房子那样一层层堆叠起来，甚至能把不同工艺、结构和用途的芯片封在一起。

google的话估计打算利用台积电的3d封装工艺制作新一代tpu ai芯片，而amd这边可能用得上就多了，cpu、gpu还有各种soc都可以用得上，苹果不在这名单内倒是挺意外的，但会不会是首批用户就不知道了。

另外techpowerup表示，各个晶圆代工厂正准备从2021年起提高其8英寸晶圆的报价。包括联电(united microelectronics)、global foundries和vanguard international semiconductor(vis)在内的多家晶圆代工厂已经在2020第4季度将8英寸晶圆的报价提高了10-15%，2021年的报价将再提高20-40%。晶圆代工厂往往不采用统一定价，而是依靠具体到订单的尺寸和设计要求去报价。

晶圆代工行业主要着重在硅片制造节点和晶圆尺寸，telescope magazine曾撰写的文章，解析每个晶圆片尺寸的典型使用案例。虽然严格上与8英寸(200毫米)晶圆的定价有关，但从整个半导体行业即将到来的价格上涨可以推断出劳动力成本的大幅增长，比如台积电计划在2021年员工会有20%幅度的加薪。

- the end -

#amd

原文链接： 责任编辑：雪花