硬件工程师培训教程（八）

二、am d 公司的新款c p u

1 .d u r on 处理器

d u r on 的研发代号为s p i t f i r e(烈火)，其中文名字叫钻龙。d u r on 一词源于拉丁语“durare ”，意思是“长久”，再加上后缀“-on ”，显然a md 选择 duron 作为处理器的名字是因为希望它能为用户的投资价值 延长寿命。当athlon 终于在高端c pu 领域把i n t el 重重打 了一拳后，2000 年4 月27 日，amd 宣布正式推出d u r on 作 为其新款廉价处理器的商标，并以此准备在低端市场向 i n t el 发起更大的冲击。

duron 处理器采用了thunderbird(雷鸟)处理器的核心， 0.18 μm 铝工艺制造，集成有全速的1 2 8 kb 一级缓存，采 用socket a 架构并支持200mhz 的前端总线频率，具有增强 了的3dnow!多媒体技术。duron 处理器的晶体管数目为2500万个，工作电压和电流分别为1 .6 5v 和2 5a 。总功耗为 4 1w，是c e l e r o n ⅱ 600mhz 处理器的两倍多，因此发 热量较大。正式上市的d u r on 起始主频为600mhz 。目前 已经发布了6 0 0 m hz 、6 5 0 m hz 、7 0 0 m hz 和8 0 0 m hz 等几种 型号，稍后还会有更高主频的型号上市。由于d u r on 全 部采用a m d t h u n d e r b i r d(雷鸟)处理器的核心，因此具 有全面优于k6 系列的卓越性能，能耗较之原来的k6 系列 大幅降低，三通道的浮点运算处理能力使一直让a md 倍 感头痛的浮点运算问题得以解决。

从技术角度分析，a m d d u r on 处理器与i n t elc e l e r o n ⅱ处理器有许多类似之处，但也有着极大的不同。相同的是，这两款低价位的处理器都针 对于需要廉价电脑的商业和家庭用户，而且技术应用也十分相似，都是采用0 .18 μm 的制造工艺， 将全速l2 cache 集成在die(cpu 内核)中。不同的是，duron 处理器的l2 cache 为64kb，而celeron ⅱ则为128kb 。duron 处理器采用的是thunderbird(雷鸟)处理器的核心，其l1 cache 为1 2 8 kb，外 频为100mhz，而celeron ⅱ采用的是coppermine 核心，而且其l1 cache 为3 2 kb，外频仅为66mhz 。

众所周知，cpu 的二级缓存和内存之间的数据传输率始终是系统运行的瓶颈所在。duron 内置的128kb一级缓存从数量上已经是celeron ⅱ的4 倍，这样在平时工作中就允许有足够多的数据存放在一级缓存中，一级缓存的命中率提高了，二级缓存的瓶颈就可以得到有效遏制。从这一点上分析，尽管duron 只有64kb 的全速二级缓存，但其性能表现已超过具备1 2 8 kb 全速二级缓存的c e l e r o n ⅱ。

由于d u r on 与c e l e r o n ⅱ一样也引入了0 .18 μm 的铝工艺技术制造，能耗降低的好处自然就是 超频性能的提升。

2 .t h u n d e r b i rd 处理器

新款的thunderbird(雷鸟)处理器和p ⅲ coppermine 处理器相比有以下几点区别:首先，在缓存 系统构架方面，thunderbird 处理器采用的是外置缓存构架，而i n t el 公司一贯采用的是内置缓存构 架。基于内置缓存系统的p ⅲ coppermine 处理器在正常工作时，其存储在l1 cache 中所有的数据都 被复制到l2 cache 中。

基于外置缓存的thunderbird 处理器则恰好与内置缓存运作相反，其在工作时不是将l1 cache 中 的数据复制到l2 cache 中，l2 cache 中只是包含了将要写回内存子系统的备份缓存模块。因此，a md 一直强调其thunderbird 处理器核心采用了384kb 片内缓存，因为如果thunderbird 处理器内建了128kb 的l1 cache 后再加上容量为l1 cache 一倍的高达256kb 的l2 cache，累计起来正好384kb 。

其次，虽然thunderbird 处理器仍采用64 位数据通道，但这种64 位的数据通道比p ⅲ coppermine 处理器所采用的256 位数据通道窄得多，而这相差3 /4 的二级缓存数据带宽势必会妨碍thunderbird 处 理器较之p ⅲ coppermine 有更佳的性能表现。第三，thunderbird 处理器和p ⅲ coppermine 处理器 的二级缓存还有一个不同之处在于，t h u n d e r b i rd 处理器内置了16 通道的二级缓存访问，而p ⅲ coppermine 处理器仅设置有8 通道二级缓存访问。显而易见，拥有16 通道相对l2 cache 的thunderbird处理器比只带有8 通道相对l2 cache 的p ⅲ coppermine 处理器有着更高的数据命中率。

3 .p a l o m i no 和m o r g a n(摩根马)

palomino 处理器是amd 对intel pentium 4 处理器的回应，而且很有意思的是发布的时候它居然 被叫做了athlon 4，此前并无athlon 2 或athlon 3 的说法。从设计规划上看它有能力威胁到intel pentium ⅲ处理器的市场份额。这款芯片拥有512kb 全速二级缓存；起始工作频率大约在1 .5 g hz 上 下;芯片组采用a m d 7 60 、a m d 7 6 0 mp 、v i a k x 2 66 和v i a k t 1 33 。

morgan 是用来替换amd duron 处理器的。这样的升级可以保证a md 在一个时候只制造一种处理器核心，而不是高端已经升级，低端却仍然保留在过去的水平上，从而降低成本。m o r g an 的关键技 术特征有:64kb 或128kb 全速二级缓存;起始时钟频率900mhz;芯片组:via km133 、kl-133 、sis 730s 。 这款处理器被期望在2001 年3 季度转而采用0.13 微米的技术加以制造。(amd 可能会和ibm 有某种 方式的合作，来提升生产力)。这种转换将有助于降低电力消耗和增加核心的时钟速度。

4 .t h o r o u g h b r ed 、a p p a l o o sa 和b a r t on

2 0 01 年年底之前，amd 将把其第七代处理器过渡到更小、更先进的0.13 微米制作工艺。第一块 0 .13 微米芯片将是p a l o m i no 继承者，代号“t h o r o u g h b r ed ”。目前，a md 还没有透露有关t h o r- o u g h b r ed 的更多信息。据我们所知，a md 预计在年底开始限量供货，到2 0 02 年上半年全线生产 thoroughbred 。既然amd 以前把2002 年初的奋斗目标定在2ghz，我们就有理由相信thoroughbred 将 是2ghz 的产品。而m o r g an 的继承者是“a p p a l o o sa ”，amd 计划以这种0.13 微米的处理器进军经济 型市场。amd 的规划显示，a p p a l o o sa 将比t h o r o u g h b r ed 稍微晚一点点发布。

a md 处理器未来的规划中还包括了一个新的面向高性能市场的速龙核心，代号“b a r t on ”。和 thoroughbred 一样，有关b a r t on 的信息amd 说得含糊不清，惟一知道的一点是它将运用从ibm 获得许可的soi(silicon-on-insulator)技术。barton 将在2 0 02 年下半年某个时候推出，届时，amd 还计划推出它的第一个64 位处理器“h a m m er ”。

5 .k8　

代码为“sledgehammer ”(大锤)的k8 处理器是amd 与intel pentium 4 竞争的下一代技术产品。从amd 已经公布的资料分析，k8 处理器将不再采用全新的64 位设计，而是重新回到x86-64 的轨道上来(即增强型的x 8 6 -3 2)，以便与现有的32 位和16 位程序兼容。k8 就是这种设计下的第一款成品。

新一代的k8 芯片尺寸将会进一步缩小，达到1 1 0 mm 2 ，同时可以在一个内核中集成两个处理器并 使之并行工作。k8 处理器将不再采用e v6 总线结构，而是全新的ldt(lightning data transport， 闪电数据传输总线)。它能提供高达6 .4 g b /s 的数据传输率，并且兼容当今的外围设备和输入/输出 装置。a md 也在开发适用于此总线的api(application programming interfaces，应用程序接口)和插拔接口。第一颗k8 将使用与摩托罗拉共同开发的0 .18 微米铜线互连技术制造， 初始速度为1 g hz，2 0 01 年正式上市。a md 如果能成功开发出k8，势必会如愿以偿地 成为x 86 体系的领导者。

三、其他厂商的新款c p u

1 .v ia 的c y r i x ⅲ处理器 c y r ix 曾经是一家相当有实力的处理 器设计公司。早在486 时代，c y r ix 便红 极一时，甚至俨然已经可以和当时的 i n t el 分庭抗礼。c y r ix 所设计的5 x 6120mhz 处理器是一款比奔腾75 还要快的4 86 级处理器，推翻了下一代处理器总比上一代处理器要快 的结论，不仅创造了一个奇迹，也延长了4 86 处理器的生命。不过进入5 86 时代后c y r ix 公司便 开始下滑，连年亏损最终被v i a(威盛)收购。而586 时代的另一个c pu 厂商i dt 也因为经营困难而 被v ia 收购。c y r i x ⅲ便是威盛收购c y r ix 和i dt 之后开发的。 //本文来自www.jb51.net转载请注明

cyrix ⅲ原名joshua(约书亚)，定位于低端 市场，锋芒直指i n t el 的c e l e r on 处理器。但 joshua 没有上市，后来via 将idt 的winchip4 重 新命名为c y r i x ⅲ，这就是s a m u el 。与前一款 产品不同的是，新款cyrix ⅲ的芯片面积大幅度 缩小，内核电压也降为1 .8v，一级缓存为 128kb，但没有二级缓存。由于cyrix ⅲ内置了 mmx 和3dnow！指令，因此在多媒体领域应该还是 具有一定实力的。早在处理器面市之前，via 便声称cyrix ⅲ将是抢夺celeron ⅱ处理器市场份额的利器。首先，cyrix ⅲ的外频可以支持66mhz 、 1 0 0 m hz 甚至133mhz，而且为了改变c y r i x ⅲ处理器天生浮点运算能力较差的弱点，新款c y r i x ⅲ提供了两个80 位的浮点处理单元。其次，c y r i x ⅲ与 celeron ⅱ处理器一样采用了socket 370 接口，可以兼 容c e l e r o n ⅱ处理器所使用的芯片组。第三，c y r i x ⅲ 处理器较之c e l e r o n ⅱ还有一点优势，那就是c y r i x ⅲ 可以同时支持intel 的mmx 和amd 的3dnow！多媒体指令集。 但一些权威媒体的测试表明，由于没有了二级缓存，新 款c y r i x ⅲ的性能大打折扣，综合性能赶不上同频的 c e l e r o n ⅱ。

2 .v i a c3 2 0 01 年5 月25 日，v ia 在cebit 2001 上发布新的c3

36处理器，采用标准的socket 370 接口，起始频率为7 3 3 m hz 。该处理器采用0.15 微米工艺制造，核 心面积只有5 2 mm 2 ，内部集成了1 2 8 kb 全速一级缓存，6 4 kb 二级缓存。支持1 3 3 m hz 前端总线频率、 3 d n ow！和mmx 多媒体指令集。

另外via 的整合型处理器m a t t h ew 的计划依旧，并没有受到intel timna 夭折的影响。这颗内建s a m u e l 2 核心、a p o l l o p r o 1 3 3a 、s3 savage4 、音效、网卡、m o d em，采用0 .18 微米制程的处 理器，是v ia 进军低价笔记本电脑的有力武器。

3 .c r u s oe

2 0 00 年1 月16 日，一家在业界很不出名的公司t r a n s m e ta 突然宣布了他们自行研发的处理器crusoe 。一石激起千层浪，惹得i n t el 、amd 两家自以为世上无人再有能力生产便携机cpu 的厂商大 跌眼镜。crusoe 是一款应用于笔记本电脑和internet 网络设备的新型处理器。crusoe 芯片的开发者transmeta 公司在芯片研发过程中采用了一种革命性的微处理器设计方案。与主流的x86 处理器完全使 用硬件设计不同，crusoe 处理器的解决方案采用软硬兼施办法，即硬件引擎核心和软件核心的合成结 构。

crusoe 处理器的硬件核心组成部分采用了高性能低功耗的vliw(very long instruction word， 超长指令)引擎，其核心指令与普通的x86 处理器指令没有相同之处。这种vliw 结构的处理器逻辑控 制芯片，采用非常简单的设计和软件的指令时序安排。它允许一个简单和非常直接的硬件执行流程， 包括7 条整数管道流水线和10 条浮点管道流水线，使得参与处理器逻辑控制的晶体管数量大为减少。

而crusoe 处理器的软件核心则是包围的软件层构造，以此使得crusoe 能与x 86 硬件结构的处理 器运行指令相同。这个具有全新定义的软件层又称之为“c o d e m o r p h i ng ”(代码融合)软件，它可 以动态“m o r p h i n g(融合)”x86 指令进入本地硬件引擎。在指令执行时，cruose 编译x86 指令块一 次，就将编译的结果保存到编译缓冲区中，下一次(已经编译)的代码执行时，系统跳过编译这一 步，以全速直接运行已编译过的指令。