主板上各种信号说明
程序员文章站
2022-12-05 16:57:48
主板上各种信号说明一、CPU接口信号说明1. A[31:3]# I/O&nbs... 10-09-08...
一、cpu接口信号说明
1. a[31:3]# i/o address(地址总线)
n 这组地址信号定义了cpu的最大内存寻址空间为4gb。在地址周期的第一个子周期中,这些pin传输的是交易的地址,在地址周期的第二个子周期中,这些pin传输的是这个交易的信息类型。
2. a20m# i adress-20 mask(地址位20屏蔽)
n 此信号由ich(南桥)输出至cpu的信号。它是让cpu在real mode(真实模式)时仿真8086只有1m byte(1兆字节)地址空间,当超过1 mbyte位空间时a20m#为low,a20被驱动为0而使地址自动折返到第一个1mbyte地址空间上。
3. ads# i/o address strobe(地址选通)
n 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中,所有bus上的信号都在监控ads#是否有效,一但ads#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作。
4. adstb[1:0]# i/o address strobes
n 这两个信号主要用于锁定a[31:3]#和req[4:0]#在它们的上升沿和下降沿。相应的adstb0#负责req[4:0]#和a[16:3]#,adstb1#负责a[31:17]#。
5. ap[1:0]# i/o address parity(地址奇偶校验)
n 这两个信号主要用对地址总线的数据进行奇偶校验。
6. bclk[1:0] i bus clock(总线时钟)
这两个clock主要用于供应在host bus上进行交易所需的clock。n
7. bnr# i/o block next request(下一块请求)
n 这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易。
8. bpri# i bus priority request(总线优先权请求)
n 这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当pin 。当bpri#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定。总线所有者要始终保持bpri#为有效,直到所有的请求都完成才释放总线的控制权。
9. bsel[1:0] i/o bus select(总线选择)
n 这两组信号主要用于选择cpu所需的频率,下表定义了所选的频率:
10. d[63:0]# i/o data(数据总线)
n 这些信号线是数据总线主要负责传输数据。它们提供了cpu与nb(北桥)之间64 bit的通道。只有当drdy#为low时,总在线的数据才为有效,否则视为无效数据。
11. dbi[3:0]# i/o data bus inversion(数据总线倒置)
n 这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为low。这四个信号每个各负责16个数据总线,见下表:
12. dbsy# i/o data bus busy(数据总线忙)
n 当总线拥有者在使用总线时,会驱动dbsy#为low表示总线在忙。当dbsy#为high时,数据总线被释放。
13. dp[3:0]# i/o data parity(数据奇偶校验)
n 这四个信号主要用于对数据总在线的数据进行奇偶校验。
14. drdy# i/o data ready(数据准备)
n 当drdy#为low时,指示当前数据总在线的数据是有效的,若为high时,则总在线的数据为无效。
15. dstbn[3:0]# i/o data strobe
data strobe used to latch in d[63:0]#n :
16. dstbp[3:0]# i/o data strobe
data strobe used to latch inn d[63:0]# :
17. ferr# o floating point error(浮点错误)
n 这个信号为一cpu输出至ich(南桥)的信号。当cpu内部浮点运算器发生一个不可遮蔽的浮点运算错误时,ferr#被cpu驱动为low。
18. gtlref i gtl reference(gtl参考电压)
这个信号用于设定gtln bus的参考电压,这个信号一般被设为vcc电压的三分之二。
19. ignne# i ignore numeric error(忽略数值错误)
n 这个信号为一ich输出至cpu的信号。当cpu出现浮点运算错误时需要此信号响应cpu。ignne#为low时,cpu会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若ignne#为high时,又有错误存在时,若下一个浮点指令是finit、fclex、fsave等浮点指令中之一时,cpu会继续执行这个浮点指令但若指令不是上述指令时cpu会停止执行而等待外部中断来处理这个错误。
20. init# i initialization(初始化)
n 这个信号为一由ich输出至cpu的信号,与reset功能上非常类似,但与reset不同的是cpu内部l1 cache和浮点运算操作状态并没被无效化。但tlb(地址转换参考缓存器)与btb(分歧地址缓存器)内数据则被无效化了。init#另一点与reset不同的是cpu必须等到在指令与指令之间的空档才会被确认,而使cpu进入启始状态。
21. intr i processor interrupt(可遮蔽式中断)
n 这个信号为一由ich输出对cpu提出中断要求的信号,外围设备需要处理数据时,对中断控制器提出中断要求,当cpu侦测到intr为high时,cpu先完成正在执行的总线周期,然后才开始处理intr中断要求。
22. prochot# i/o processor hot(cpu过温指示)
n 当cpu的温度传感器侦测到cpu的温度超过它设定的最高度温度时,这个信号将会变low,相应的cpu的温度控制电路就会动作。
23. pwrgood i power good(电源ok)
n 这个信号通常由ich(南桥)发给cpu,来告诉cpu电源已ok,若这个信号没有供到cpu,cpu将不能动作。
24. req[4:0]# i/o command request(命令请求)
n 这些信号由cpu接到nb(北桥),当总线拥有者开始一个新的交易时,由它来定义交易的命令。
25. reset# i reset(重置信号)
n 当reset为high时cpu内部被重置到一个已知的状态并且开始从地址0fffffff0h读取重置后的第一个指令。cpu内部的tlb(地址转换参考缓存器)、btb(分歧地址缓存器)以及sdc(区段地址转换高速缓存)当重置发生时内部数据全部都变成无效。
26. rs[2:0]# i response status(响应状态)
n 这些信号由响应方来驱动,具体含义请看下表:
27. stkocc# o socket occupied(cpu插入)
n 这个信号一般由cpu拉到地,在主机板上的作用主要是来告诉主机板cpu是不是第一次插入。若是第一次插入它会让你进cmos对cpu进行重新设定。
28. smi# i system management interrupt(系统管理中断)
n 此信号为一由ich输出至cpu的信号,当cpu侦测到smi#为low时,即进入smm模式(系统管理模式)并到smram(system management ram)中读取smi#处理程序,当cpu在smm模式时nmi、intr及smi#中断信号都被遮蔽掉,必需等到cpu执行rsm(resume)指令后smi#、nmi及intr中断信号才会被cpu认可。
29. stpclk# i stop clock(停止时钟)
n 当cpu进入省电模式时,ich(南桥)将发出这个信号给cpu,让它把它的clock停止。
28. trdy# i/o target ready(目标准备)
n 当trdy#为low时,表示目标已经准备好,可以接收数据。当为high时,target没有准备好。
29. vid[4:0] o voltage id(电压识别)
n 这些讯号主要用于设定cpu的工作电压,在主机板中这些信号必须被提升到最高3v。
二、vga接口信号说明
1. hsync o crt horizontal synchronization(水平同步信号)
n 这个信号主要提供crt水平扫描的信号。
2. vsync o crt vertical synchronization(垂直同步信号)
这个信号主要提供crt垂直扫描的信号。n
3. red o red analog video output(红色模拟信号输出)
n 这个信号主要为crt提供红基色模拟视频信号。
4. green o green analog video output(绿色模拟信号输出)
这个信号主要为crt提供绿基色模拟视频信号。n
5. blue o blue analog video output(蓝色模拟信号输出)
n 这个信号主要为crt提供蓝基色模拟视频信号。
6. refset i resistor set(电阻设置)
n 这个信号将会连接一颗电阻到地,主要用于内部颜色调色板dac。这颗电阻的阻值一般为169奥姆,精度为1%。
7. ddca_clk i/o analog ddc clock
n 这个信号连接nb(北桥)与显示器,这个clock属于i²c接口,它与ddca_data组合使用,用于读取显示器的数据。
8. ddca_data i/o analog ddc clock
n 这个信号连接nb(北桥)与显示器,这个data与clock 一样也属于i²c接口,它与ddca_clk组合使用,用于读取显示器的数据。
三、agp接口信号说明
1. gpipe# i/o pipelined read(流水线读)
n 这个信号由当前的master来执行,它可以使用在agp 2.0模式,但不能在agp 3.0的规范使用。在agp 3.0的规范中这个信号由dbi_hi(dynamic bus inversion hi)代替。
2. gsba[7:0] i sideband address(边带地址)
这组信号提供了一个附加的总线去传输地址和命令从agpn master(显示卡)到gmch(北桥)。
3. grbf# i read buffer full(读缓存区满)
这个信号说明master是否可以接受先前以低优先权请求的要读取的 n 数据。当rbf#为low时,中裁器将停止以低优先权去读取数据到master。
4. gwbf# i write buffer full(写缓存区满)
n 这个信号说明master是否可以准备接受从核心控制器的快写数据。当wbf#为low时,中裁器将停止这个快写数据的交易。
5. st[2:0] o status bus(总线状态)
n 这组信号有三bit,可以组成八组,每组分别表示当前总线的状态。
6. adstb0 i/o ad bus strobe 0(地址数据总线选通)
这个信号可以提供2x的时序为agp,它负责总线ad[15:0]。n
7. adstb0# i/o ad bus strobe 0(地址数据总线选通)
n 这个信号可以提供4x的时序为agp,它负责总线ad[15:0]。
8. adstb1 i/o ad bus strobe 1(地址数据总线选通)
这个信号可以提供2x的时序为agp,它负责总线ad[31:16]。n
9. adstb1# i/o ad bus strobe 1(地址数据总线选通)
n 这个信号可以提供4x的时序为agp,它负责线总ad[31:16]。
10. sb_stb i sideband strobe(sideband选通)
这个信号主要为sba[7:0]提供时序,它总是由agpn master驱动。
11. sb_stb# i sideband strobe(sideband选通)
这个信号为sba[7:n0]提供时序只在agp 4x 模式,它总是由agp master驱动。
12. clk o clock(频率)
n 为agp和pci控制信号提供参考时序。
13. pme# power management event(电源管理事件)
这个信号在agpn 协议中不使用,但是它用在pci协议中由操作系统来管理。关于pme#的详细定义请参加pci协议规范。
14. typedet# type detect(类型检查)
n 从agp发展来看,有1x、2x、4x和8x四种模式,每种模式所使用的电压也不尽相同,那agp控制器怎么知到你插的是什么样的显卡呢?就是通过这个信号来告诉agp control的。用这个信号来设定当前显卡所需的电压。
15. frame# i/o frame(周期框架)
在agp管道传输时这个信号不使用,这个信号只用在agp的快写方式。n
16. irdy# i/o initiator ready(起始者备妥)
这个信号说明agpn master已经准备好当前交易所需的数据,它只用在写操作,agp master不允许插入等待状态。
17. trdy# i/o target ready(目标备妥)
这个信号说明agpn target已经准备好整个交易所需要读的数据,这个target可以插入等待状态。
18. stop# i/o stop(停止)
n 这个信号在agp交易时不使用。对于快写方式,当stop#为low时,停止当前交易。
19. devsel# i/o device select(设备选择)
n 在agp交易时不使用。在快写方式,当在一个交易不能完成时,它就会被使用。
20. req# i request(请求)
这个信号用于向中裁器请求当前总线使用权为开始一个pci orn agp交易。
21. gnt# o grant(保证)
n 当中裁器收到initiator发出请求后,若当前总线为空闲,中裁器就会通过gnt#把总线控制权交给initiator。
22. ad[31:0] i/o address data bus(数据地址总线)
n 这些信号用来传输地址和数据。
23. c/be[3:0]# i/o command/byte enable(命令/位致能)
当一个交易开始时,提供命令信息。在agpn master做写交易时,提供有效的位信息。
四、memory 接口信号说明
1. scmdclk[5:0] o differential ddr clock(时钟输出)
n scmdclk与scmdclk#是差分时钟输出对,地址和控制信号都在这个两个clock正负边沿的交叉点采样。每个dimm共有三对。
2. scmdclk[5:0]# o differential ddr clock(时钟输出)
n 这个clock信号的意义同上。
3. scs[3:0]# o chip select(芯片选择)
当这些信号有效时,表示一个chip已被选择了,每个信号对应于sdram的一行。n
4. sma[12:0] o memory address(内存地址)
n 这些信号主要用于提供多元的行列地址给内存。
5. sba[1:0] o bank address(bank选择)
n 这个些信号定义了在每个内存行中哪个bank被选择。bank选择信号和内存地址信号联合使用可寻址到内存的任何单元。
6. sras# o row address(行地址)
n 行地址,它和scas#、swe#一起使用,用来定义内存的命令。
7. scas# o column address(列地址)
n 列地址,它和sras#、swe#一起使用,用来定义内存的命令。
8. swe# o write enable(写允许)
写允许信号,它与sras#、scas#一起使用,用来定义内存的命令。n
9. sdq[63:0] i/o data lines(数据线)
n 这些信号线用于传输数据。
10. sdm[7:0] o data mask(数据屏蔽)
当在写周期有效时,在内存中传输的数据被屏蔽。在这八个信号中每个信号负责八根数据线。n
11. sdqs[7:0] i/o data strobe(数据选通)
n 这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。
12. scke[3:0] o clock enable(时钟允许)
这个信号在上电时对内存进行初始化,它们也可以用于关闭不使用的内存数据行。 n
五、hub 接口信号说明
1. hl[10:0] i/o packet data(数据包)
这些信号主要用于hub interface读写操作时传输数据。n
2. histrs i/o packet strobe(数据选通)
3. histrf i/o packet strobe complement
这个信号与histrs一起在hubn inteface上传输与接收数据。
六、lan link接口信号说明
1. lan_clk i lan i/f clock(网络时钟)
这个信号由lann chipset驱动输出,它的频率范围在5~50mhz。
2. lan_rxd[2:0] i received data(接收数据)
这些信号是由lan chipset驱动输出到南桥。n
3. lan_txd[2:0] o transmit data(传输数据)
这些信号是南桥驱动输出到lan chipset。n
4. lan_rstsync o lan reset(lan chip 复位信号)
七、eeprom 接口信号说明
1. ee_shclk o eeprom shift clock(eeprom时钟)
n 这个信号由南桥驱动输出到eeprom。
2. ee_din i eeprom data in(eeprom数据输入)
这个信号是由eeprom传数据到南桥。n
3. ee_dout o eeprom data out(eeprom数据输出)
n 这个信号是由南桥传数据到eeprom。
4. ee_cs o eeprom chip select(片选信号)
当这个信号有效时eeprom被选择。n
八、pci接口信号说明
1. ad[31:0] i/o address data bus(地址数据总线)
n 是用来传送起始地址。在内存或组态的交易期间,此地址的分辨率是一个双字组(double word)(即地址可被四整除),在读取或写入的交易期间,它是一个字节特定地址。
2. par i/o parity signal(同位信号)
n 在地址阶段完成后一个频率,或是所有写入交易的数据阶段期间,在idry#被驱动到僭态后一个频率,由initiator驱动。所有读取交易的数据阶段期间,在trdy#被驱动到僭态后一个频率,它也会被目前所寻址的target驱动。在地址阶段完成后的一个频率,initiator将par驱动到高或低态,以保证地址总线ad[0:31]与四条指令/位组致能线 c/be#[0:3]是偶同位(even parity)。
3. c/be[3:0]# i/o command/byte enable(指令或字节致能)
由initiator驱动,在ad bus上传输地址时,用来表示当前要动作的指令。在adn bus上传输数据时,用来表示在目前被寻址之dword 内将要被传输的字节,以及用来传输数据的数据路径。
4. rst# o pci reset(复位信号)
当重置信号被驱动成低态时,它会强迫所有pci组态缓存器n master及target状态机器与输出驱动器回到初始化状态。rst#可在不同步于pci clk边缘的状况下,被驱动或反驱动。rst#的设定也将其它的装置特定功能初始化,但是这主题超出pci规格的笵围。所有pci输出信号必须被驱动成最初的状态。通常,这表示它们必须是三态的。
5. frame# i/o cycle frame(周期框架)
n 是由目前的initiator驱动,它表示交易的开始(当它开始被驱动到低态时)与期间(在它被驱动支低态期间)。为了碓定是否已经取得总线拥有权,master必须在同一个pci clk信号的上边缘,取样到frame#与irdy#都被反驱动到高态,且gnt#被驱动到低态。交易可以是由在目前的initiator与目前所寻址的target间一到多次数据传输组成。当initiator准备完成最后一次数据阶段时,frame#就会被反驱动到高态。
6. irdy# i/o initiator ready(备妥)
initiatorn 备妥被目前的bus master(交易的initiator)驱动。在写入期间,irdy#被驱动表示initiator准备接收从目前所寻址的target传来的资料。为了确定master已经取得总线拥有权,它必须在同一个pci clk信号的上升边缘,取样到frame#与irdy#都被反驱动到高态,且gnt#被驱动到低态。
7. trdy# i/o target ready(目标备妥)
n target备妥被目前所寻址的target驱动。当target准备完成目前的数据阶段(数据传输)时,它就会被驱动到低态。如果在同一个pci clk信号的上升边缘,target 驱动trdy#到低态且initiator驱动idry#到低态的话,则此数据阶段便告完成。在读取期间,trdy#被驱动表示target正在驱动有效的数据到数据总线上。在写入期间,trdy#被驱动表示target准备接收来自master的资料。等待状态会被插入到目前的资料阶段里,直到取样到trdy#与irdy#都被驱动到低态为止。
8. stop# i/o stop(停止)
n target驱动stop#到低态,表示希望initiator停止目前正在进行的交易。
9. devsel# i/o device select(设备选择信号)
n 该信号有效时,表示驱动它的设备已成为当前防问的目标设备。换言之,该信号的有效说明总在线某处的某一设备已被选中。如果一个主设备启动一个交易并且在6个clk周期内设有检测到devsel#有效,它必须假定目标设备没能 反应或者地址不存在,从而实施主设备缺省。
10. idsel i initialization device select(初始化设备选择)
idsel是pci装置的一个输入端,并且在存取某个装置的组态缓存器期间,它用来选择芯片。n
11. lock# i/o lock(锁定)
n 这是在一个单元(atomic)交易序列期间(列如:在读取/修改/写入操作期间),initiator用来锁定(lock)目前所寻址的target的。
12. req# i request(请求)
n 表示管理者要求使用总线,此为一对一之信号,每一管理者都有与其相对应之req#信号。
13. gnt# o grant(保证)
n 表示管理者对总线使用之要求已被同意,此为一对一之信号,每一管理者都有与其相对应之gnt#信号。
九、serial ata接口信号说明
1. sata0txp o serial ata 0 transmit(串行ata0 传送)
2. sata0txn o serial ata 0 transmit(串行ata0 传送)
这个信号与sata0txp组成差分信号对,用于传输数据。n
3. sata0rxp i serial ata 0 receive(串行ata0 接收)
4. sata0rxn i serial ata 0 receive(串行ata0 接收)
n 这个信号与sata0rxp组成差分信号对,用于接收数据。
5. satarbias i serial ata resistor bias(串行ata电阻偏置)
6. satarbias# i serial ata resistor bias(串行ata电阻偏置)
这个信号与satarbias一样外接一颗与gnd相接的电阻,为sata提供一个电压偏置。 n
7. sataled# od sata drive activity indicator(sata 读写指示)
n 当这个信号为low时,表示当前的sata硬盘正在读写数据。
十、ide 接口信号说明
1. dcs1# o device chip select(设备芯片选择)
n 这个信号为设备选择信号for rang 100 。
2. dcs3# o device chip select(设备芯片选择)
这个信号为设备选择信号 for rang 300。n
3. da[2:0] o device address(设备地址)
这些信号用于传输地址信号。n
4. dd[15:0] i/o device data(设备数据)
n 这些信号用于传输数据信号。
5. dreq i device request(设备请求)
当ide device要做一个dma读写动作时,就会驱动这个信号向南桥发dmna请求。
6. dack# o device dma acknowledge(设备dma确认)
当iden device已做了一个dma请求后,若当前总线空闲,南桥就会驱动个信号,把控制权受权给ide device。
7. dior# o disk i/o read(磁盘i/o读)
n 这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个读操作。
8. diow# o disk i/o write(磁盘i/o写)
这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个写操作。n
9. iordy i i/o channel ready(i/o通道备妥)
这个信号由iden device来驱动,当它有效时,表示ide device已经准备ok。
十一、lpc接口信号说明
1. lad[3:0] i/o lpc command、address、data
这四信号线用来传输lpcn bus的命令、地址和数据。
2. lframe# i/o lpc frame(lpc框架)
n 当这个信号有效时,指示开始或结束一个lpc周期。
3. ldrq# i dma request(dma请求)
当super i/o上的device需要用dma channel时,就会驱动这个信号向南桥发出请求。 n
十二、usb 接口信号说明
1. usbp+ i/o usb signal(usb 信号)
2. usbp- i/o usb signal(usb 信号)
n 这个信号与usbp+组成差分信号对,组成一个usb port,用来传输地址、数据和命令。
3. oc# i over current(过电流保护)
当有usbn device过电流时,这个信号会拉low,告知南桥有过电流发生。
十三、smbus接口信号说明
1. smbdata i/o smbus data(数据线)
2. smbclk i/o smbus clock(时钟线)
n 上面两个信号线为系统管理总线,以南桥为控制中心,对主机板的一些device进行读写操作,如倍频ic、spd等等。这两个信号在外部必须通过电阻进行pull high。
十四、ac-link接口信号说明
1. rst# o reset(复位信号)
这个讯信号由南桥驱动,对audion chip进行初始化。
2. sync o sync(同步信号)
3. bit_clk i bit clock(时钟输入)
n 这是一个由codec产生一个12.288mhz串行数据时钟给南桥。
4. sdout o serial data out(串行数据输出)
由南桥发出数据到codec。n
5. sdin i serial data in(串行数据输入)
n 由codec发出数据到南桥。
十五、fdc接口信号说明
1. drvden0 od drive density select bit(驱动器密度选择位)
n 驱动器密度选择信号。
2. index# i index(索引)
n 此pin为施密特触发器输入,当这个为low(有效时),通过索引孔把磁头定位起始磁道。
3. moa# od motor a on(马达a打开)
当此信号为low时,马达a起动。n
4. dsa# od drive select a(驱动a选择)
当此信号为low时,驱动器a被选择。n
5. dir# od dir(列目录)
n 磁头步进马达移动方向,为high时,向外移动,为low时向内移动。
6. step# od step(步进)
步进输出脉冲,当此信号为low时,将产生一个脉冲移动磁头到另一个磁道。n
7. wd# od write data(写数据)
n 写数据,当此信号为low时,写数据到被选择的驱动器。
8. we# od write enable(写允许)
写允许,当为low表示允许写入盘片。n
9. track0# i track 0(0磁道)
0磁道,当此信号为low时,磁头将被定位到最外的一个磁道(0磁道)。n
10. wp# i write protected(写保护)
n 写保护,当此信号为low时,磁盘片被写保护,只能读出数据不能写入。
11. rdata# i read data(读数据)
当为low时从软盘读数据。n
12. head# od head(磁头)
磁头选择,当为high时选择0面的磁头,当为low时选择1面的磁头。n
13. dskchg# i diskette change(更换磁盘)
n 盘片更换,当此信号为low时,在上电状态可随时取出盘片。
十六、parallel port 接口信号说明
1. slct i printer select status(打印机状态选择)
n 这个pin主要用于选择打印机模式,为high时,表示打印机被选择。打印有两种模式可以被设定ecp和eep。
2. pe i page end(页面结束)
当这个信号为high时,表示打印机已检测到页面结束。n
3. busy i busy(打印机忙)
n 当这个信号为high时,表示打印机很忙没有准备去接收数据。
4. ack# i acknowledge(确认)
当这个信号为low时,表示打印机已接收数据,并准备接受更多的数据。n
5. err# i error(错误)
n 当这个信号为low时,表示打印机在打印时出错。
6. slin# o printer select(打印机选择)
这个信号为打印机输出线检查。n
7. init# o initialization(初始化)
当这个信号为low时,表示对打印机进行初始化。n
8. afd# o auto line feed(自动走线)
n 当打印机打印针出问题时,这个信号会被拉low,打印机会自动再打一遍。
9. stb# o strobe(锁定)
当这个信号为low时,表示要把并行数据锁定到打印机里。n
10. pd[7:0] i/o printer data(打印机数据)
n 这些信号用于传输打印机数据。
十七、serial port 接口数据说明
1. cts# i clear to send(清楚发送)
n 这个信号用于modem控制输入,这个功能可以通过读握手状态寄存器bit 4来测试。
2. dsr# i data set ready(数据准备)
这个信号为low时,表示modem或数据放置已准备可以传输数据。n
3. rts# i/o request to send(请求发送)
n 这个信号为low时,表示modem或调制解调器可准备去发送数据。
4. dtr# i/o data terminal ready(数据终端准备)
这个信号为low时,表示数据终端已准备可以进行通信。n
5. sin i serial data in(串行数据输入)
n 这个信号用于去接收数据。
6. sout o serial data out(串行数据输出)
这个信号用于去发送数据。n
1. a[31:3]# i/o address(地址总线)
n 这组地址信号定义了cpu的最大内存寻址空间为4gb。在地址周期的第一个子周期中,这些pin传输的是交易的地址,在地址周期的第二个子周期中,这些pin传输的是这个交易的信息类型。
2. a20m# i adress-20 mask(地址位20屏蔽)
n 此信号由ich(南桥)输出至cpu的信号。它是让cpu在real mode(真实模式)时仿真8086只有1m byte(1兆字节)地址空间,当超过1 mbyte位空间时a20m#为low,a20被驱动为0而使地址自动折返到第一个1mbyte地址空间上。
3. ads# i/o address strobe(地址选通)
n 当这个信号被宣称时说明在地址信号上的数据是有效的。在一个新的交易中,所有bus上的信号都在监控ads#是否有效,一但ads#有效,它们将会作一些相应的动作,如:奇偶检查、协义检查、地址译码等操作。
4. adstb[1:0]# i/o address strobes
n 这两个信号主要用于锁定a[31:3]#和req[4:0]#在它们的上升沿和下降沿。相应的adstb0#负责req[4:0]#和a[16:3]#,adstb1#负责a[31:17]#。
5. ap[1:0]# i/o address parity(地址奇偶校验)
n 这两个信号主要用对地址总线的数据进行奇偶校验。
6. bclk[1:0] i bus clock(总线时钟)
这两个clock主要用于供应在host bus上进行交易所需的clock。n
7. bnr# i/o block next request(下一块请求)
n 这个信号主要用于宣称一个总线的延迟通过任一个总线代理,在这个期间,当前总线的拥有者不能做任何一个新的交易。
8. bpri# i bus priority request(总线优先权请求)
n 这个信号主要用于对系统总线使用权的仲裁,它必须被连接到系统总线的适当pin 。当bpri#有效时,所有其它的设备都要停止发出新的请求,除非这个请求正在被锁定。总线所有者要始终保持bpri#为有效,直到所有的请求都完成才释放总线的控制权。
9. bsel[1:0] i/o bus select(总线选择)
n 这两组信号主要用于选择cpu所需的频率,下表定义了所选的频率:
10. d[63:0]# i/o data(数据总线)
n 这些信号线是数据总线主要负责传输数据。它们提供了cpu与nb(北桥)之间64 bit的通道。只有当drdy#为low时,总在线的数据才为有效,否则视为无效数据。
11. dbi[3:0]# i/o data bus inversion(数据总线倒置)
n 这些信号主要用于指示数据总线的极性,当数据总在线的数据反向时,这些信号应为low。这四个信号每个各负责16个数据总线,见下表:
12. dbsy# i/o data bus busy(数据总线忙)
n 当总线拥有者在使用总线时,会驱动dbsy#为low表示总线在忙。当dbsy#为high时,数据总线被释放。
13. dp[3:0]# i/o data parity(数据奇偶校验)
n 这四个信号主要用于对数据总在线的数据进行奇偶校验。
14. drdy# i/o data ready(数据准备)
n 当drdy#为low时,指示当前数据总在线的数据是有效的,若为high时,则总在线的数据为无效。
15. dstbn[3:0]# i/o data strobe
data strobe used to latch in d[63:0]#n :
16. dstbp[3:0]# i/o data strobe
data strobe used to latch inn d[63:0]# :
17. ferr# o floating point error(浮点错误)
n 这个信号为一cpu输出至ich(南桥)的信号。当cpu内部浮点运算器发生一个不可遮蔽的浮点运算错误时,ferr#被cpu驱动为low。
18. gtlref i gtl reference(gtl参考电压)
这个信号用于设定gtln bus的参考电压,这个信号一般被设为vcc电压的三分之二。
19. ignne# i ignore numeric error(忽略数值错误)
n 这个信号为一ich输出至cpu的信号。当cpu出现浮点运算错误时需要此信号响应cpu。ignne#为low时,cpu会忽略任何已发生但尚未处理的不可遮蔽的浮点运算错误。但若ignne#为high时,又有错误存在时,若下一个浮点指令是finit、fclex、fsave等浮点指令中之一时,cpu会继续执行这个浮点指令但若指令不是上述指令时cpu会停止执行而等待外部中断来处理这个错误。
20. init# i initialization(初始化)
n 这个信号为一由ich输出至cpu的信号,与reset功能上非常类似,但与reset不同的是cpu内部l1 cache和浮点运算操作状态并没被无效化。但tlb(地址转换参考缓存器)与btb(分歧地址缓存器)内数据则被无效化了。init#另一点与reset不同的是cpu必须等到在指令与指令之间的空档才会被确认,而使cpu进入启始状态。
21. intr i processor interrupt(可遮蔽式中断)
n 这个信号为一由ich输出对cpu提出中断要求的信号,外围设备需要处理数据时,对中断控制器提出中断要求,当cpu侦测到intr为high时,cpu先完成正在执行的总线周期,然后才开始处理intr中断要求。
22. prochot# i/o processor hot(cpu过温指示)
n 当cpu的温度传感器侦测到cpu的温度超过它设定的最高度温度时,这个信号将会变low,相应的cpu的温度控制电路就会动作。
23. pwrgood i power good(电源ok)
n 这个信号通常由ich(南桥)发给cpu,来告诉cpu电源已ok,若这个信号没有供到cpu,cpu将不能动作。
24. req[4:0]# i/o command request(命令请求)
n 这些信号由cpu接到nb(北桥),当总线拥有者开始一个新的交易时,由它来定义交易的命令。
25. reset# i reset(重置信号)
n 当reset为high时cpu内部被重置到一个已知的状态并且开始从地址0fffffff0h读取重置后的第一个指令。cpu内部的tlb(地址转换参考缓存器)、btb(分歧地址缓存器)以及sdc(区段地址转换高速缓存)当重置发生时内部数据全部都变成无效。
26. rs[2:0]# i response status(响应状态)
n 这些信号由响应方来驱动,具体含义请看下表:
27. stkocc# o socket occupied(cpu插入)
n 这个信号一般由cpu拉到地,在主机板上的作用主要是来告诉主机板cpu是不是第一次插入。若是第一次插入它会让你进cmos对cpu进行重新设定。
28. smi# i system management interrupt(系统管理中断)
n 此信号为一由ich输出至cpu的信号,当cpu侦测到smi#为low时,即进入smm模式(系统管理模式)并到smram(system management ram)中读取smi#处理程序,当cpu在smm模式时nmi、intr及smi#中断信号都被遮蔽掉,必需等到cpu执行rsm(resume)指令后smi#、nmi及intr中断信号才会被cpu认可。
29. stpclk# i stop clock(停止时钟)
n 当cpu进入省电模式时,ich(南桥)将发出这个信号给cpu,让它把它的clock停止。
28. trdy# i/o target ready(目标准备)
n 当trdy#为low时,表示目标已经准备好,可以接收数据。当为high时,target没有准备好。
29. vid[4:0] o voltage id(电压识别)
n 这些讯号主要用于设定cpu的工作电压,在主机板中这些信号必须被提升到最高3v。
二、vga接口信号说明
1. hsync o crt horizontal synchronization(水平同步信号)
n 这个信号主要提供crt水平扫描的信号。
2. vsync o crt vertical synchronization(垂直同步信号)
这个信号主要提供crt垂直扫描的信号。n
3. red o red analog video output(红色模拟信号输出)
n 这个信号主要为crt提供红基色模拟视频信号。
4. green o green analog video output(绿色模拟信号输出)
这个信号主要为crt提供绿基色模拟视频信号。n
5. blue o blue analog video output(蓝色模拟信号输出)
n 这个信号主要为crt提供蓝基色模拟视频信号。
6. refset i resistor set(电阻设置)
n 这个信号将会连接一颗电阻到地,主要用于内部颜色调色板dac。这颗电阻的阻值一般为169奥姆,精度为1%。
7. ddca_clk i/o analog ddc clock
n 这个信号连接nb(北桥)与显示器,这个clock属于i²c接口,它与ddca_data组合使用,用于读取显示器的数据。
8. ddca_data i/o analog ddc clock
n 这个信号连接nb(北桥)与显示器,这个data与clock 一样也属于i²c接口,它与ddca_clk组合使用,用于读取显示器的数据。
三、agp接口信号说明
1. gpipe# i/o pipelined read(流水线读)
n 这个信号由当前的master来执行,它可以使用在agp 2.0模式,但不能在agp 3.0的规范使用。在agp 3.0的规范中这个信号由dbi_hi(dynamic bus inversion hi)代替。
2. gsba[7:0] i sideband address(边带地址)
这组信号提供了一个附加的总线去传输地址和命令从agpn master(显示卡)到gmch(北桥)。
3. grbf# i read buffer full(读缓存区满)
这个信号说明master是否可以接受先前以低优先权请求的要读取的 n 数据。当rbf#为low时,中裁器将停止以低优先权去读取数据到master。
4. gwbf# i write buffer full(写缓存区满)
n 这个信号说明master是否可以准备接受从核心控制器的快写数据。当wbf#为low时,中裁器将停止这个快写数据的交易。
5. st[2:0] o status bus(总线状态)
n 这组信号有三bit,可以组成八组,每组分别表示当前总线的状态。
6. adstb0 i/o ad bus strobe 0(地址数据总线选通)
这个信号可以提供2x的时序为agp,它负责总线ad[15:0]。n
7. adstb0# i/o ad bus strobe 0(地址数据总线选通)
n 这个信号可以提供4x的时序为agp,它负责总线ad[15:0]。
8. adstb1 i/o ad bus strobe 1(地址数据总线选通)
这个信号可以提供2x的时序为agp,它负责总线ad[31:16]。n
9. adstb1# i/o ad bus strobe 1(地址数据总线选通)
n 这个信号可以提供4x的时序为agp,它负责线总ad[31:16]。
10. sb_stb i sideband strobe(sideband选通)
这个信号主要为sba[7:0]提供时序,它总是由agpn master驱动。
11. sb_stb# i sideband strobe(sideband选通)
这个信号为sba[7:n0]提供时序只在agp 4x 模式,它总是由agp master驱动。
12. clk o clock(频率)
n 为agp和pci控制信号提供参考时序。
13. pme# power management event(电源管理事件)
这个信号在agpn 协议中不使用,但是它用在pci协议中由操作系统来管理。关于pme#的详细定义请参加pci协议规范。
14. typedet# type detect(类型检查)
n 从agp发展来看,有1x、2x、4x和8x四种模式,每种模式所使用的电压也不尽相同,那agp控制器怎么知到你插的是什么样的显卡呢?就是通过这个信号来告诉agp control的。用这个信号来设定当前显卡所需的电压。
15. frame# i/o frame(周期框架)
在agp管道传输时这个信号不使用,这个信号只用在agp的快写方式。n
16. irdy# i/o initiator ready(起始者备妥)
这个信号说明agpn master已经准备好当前交易所需的数据,它只用在写操作,agp master不允许插入等待状态。
17. trdy# i/o target ready(目标备妥)
这个信号说明agpn target已经准备好整个交易所需要读的数据,这个target可以插入等待状态。
18. stop# i/o stop(停止)
n 这个信号在agp交易时不使用。对于快写方式,当stop#为low时,停止当前交易。
19. devsel# i/o device select(设备选择)
n 在agp交易时不使用。在快写方式,当在一个交易不能完成时,它就会被使用。
20. req# i request(请求)
这个信号用于向中裁器请求当前总线使用权为开始一个pci orn agp交易。
21. gnt# o grant(保证)
n 当中裁器收到initiator发出请求后,若当前总线为空闲,中裁器就会通过gnt#把总线控制权交给initiator。
22. ad[31:0] i/o address data bus(数据地址总线)
n 这些信号用来传输地址和数据。
23. c/be[3:0]# i/o command/byte enable(命令/位致能)
当一个交易开始时,提供命令信息。在agpn master做写交易时,提供有效的位信息。
四、memory 接口信号说明
1. scmdclk[5:0] o differential ddr clock(时钟输出)
n scmdclk与scmdclk#是差分时钟输出对,地址和控制信号都在这个两个clock正负边沿的交叉点采样。每个dimm共有三对。
2. scmdclk[5:0]# o differential ddr clock(时钟输出)
n 这个clock信号的意义同上。
3. scs[3:0]# o chip select(芯片选择)
当这些信号有效时,表示一个chip已被选择了,每个信号对应于sdram的一行。n
4. sma[12:0] o memory address(内存地址)
n 这些信号主要用于提供多元的行列地址给内存。
5. sba[1:0] o bank address(bank选择)
n 这个些信号定义了在每个内存行中哪个bank被选择。bank选择信号和内存地址信号联合使用可寻址到内存的任何单元。
6. sras# o row address(行地址)
n 行地址,它和scas#、swe#一起使用,用来定义内存的命令。
7. scas# o column address(列地址)
n 列地址,它和sras#、swe#一起使用,用来定义内存的命令。
8. swe# o write enable(写允许)
写允许信号,它与sras#、scas#一起使用,用来定义内存的命令。n
9. sdq[63:0] i/o data lines(数据线)
n 这些信号线用于传输数据。
10. sdm[7:0] o data mask(数据屏蔽)
当在写周期有效时,在内存中传输的数据被屏蔽。在这八个信号中每个信号负责八根数据线。n
11. sdqs[7:0] i/o data strobe(数据选通)
n 这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。
12. scke[3:0] o clock enable(时钟允许)
这个信号在上电时对内存进行初始化,它们也可以用于关闭不使用的内存数据行。 n
五、hub 接口信号说明
1. hl[10:0] i/o packet data(数据包)
这些信号主要用于hub interface读写操作时传输数据。n
2. histrs i/o packet strobe(数据选通)
3. histrf i/o packet strobe complement
这个信号与histrs一起在hubn inteface上传输与接收数据。
六、lan link接口信号说明
1. lan_clk i lan i/f clock(网络时钟)
这个信号由lann chipset驱动输出,它的频率范围在5~50mhz。
2. lan_rxd[2:0] i received data(接收数据)
这些信号是由lan chipset驱动输出到南桥。n
3. lan_txd[2:0] o transmit data(传输数据)
这些信号是南桥驱动输出到lan chipset。n
4. lan_rstsync o lan reset(lan chip 复位信号)
七、eeprom 接口信号说明
1. ee_shclk o eeprom shift clock(eeprom时钟)
n 这个信号由南桥驱动输出到eeprom。
2. ee_din i eeprom data in(eeprom数据输入)
这个信号是由eeprom传数据到南桥。n
3. ee_dout o eeprom data out(eeprom数据输出)
n 这个信号是由南桥传数据到eeprom。
4. ee_cs o eeprom chip select(片选信号)
当这个信号有效时eeprom被选择。n
八、pci接口信号说明
1. ad[31:0] i/o address data bus(地址数据总线)
n 是用来传送起始地址。在内存或组态的交易期间,此地址的分辨率是一个双字组(double word)(即地址可被四整除),在读取或写入的交易期间,它是一个字节特定地址。
2. par i/o parity signal(同位信号)
n 在地址阶段完成后一个频率,或是所有写入交易的数据阶段期间,在idry#被驱动到僭态后一个频率,由initiator驱动。所有读取交易的数据阶段期间,在trdy#被驱动到僭态后一个频率,它也会被目前所寻址的target驱动。在地址阶段完成后的一个频率,initiator将par驱动到高或低态,以保证地址总线ad[0:31]与四条指令/位组致能线 c/be#[0:3]是偶同位(even parity)。
3. c/be[3:0]# i/o command/byte enable(指令或字节致能)
由initiator驱动,在ad bus上传输地址时,用来表示当前要动作的指令。在adn bus上传输数据时,用来表示在目前被寻址之dword 内将要被传输的字节,以及用来传输数据的数据路径。
4. rst# o pci reset(复位信号)
当重置信号被驱动成低态时,它会强迫所有pci组态缓存器n master及target状态机器与输出驱动器回到初始化状态。rst#可在不同步于pci clk边缘的状况下,被驱动或反驱动。rst#的设定也将其它的装置特定功能初始化,但是这主题超出pci规格的笵围。所有pci输出信号必须被驱动成最初的状态。通常,这表示它们必须是三态的。
5. frame# i/o cycle frame(周期框架)
n 是由目前的initiator驱动,它表示交易的开始(当它开始被驱动到低态时)与期间(在它被驱动支低态期间)。为了碓定是否已经取得总线拥有权,master必须在同一个pci clk信号的上边缘,取样到frame#与irdy#都被反驱动到高态,且gnt#被驱动到低态。交易可以是由在目前的initiator与目前所寻址的target间一到多次数据传输组成。当initiator准备完成最后一次数据阶段时,frame#就会被反驱动到高态。
6. irdy# i/o initiator ready(备妥)
initiatorn 备妥被目前的bus master(交易的initiator)驱动。在写入期间,irdy#被驱动表示initiator准备接收从目前所寻址的target传来的资料。为了确定master已经取得总线拥有权,它必须在同一个pci clk信号的上升边缘,取样到frame#与irdy#都被反驱动到高态,且gnt#被驱动到低态。
7. trdy# i/o target ready(目标备妥)
n target备妥被目前所寻址的target驱动。当target准备完成目前的数据阶段(数据传输)时,它就会被驱动到低态。如果在同一个pci clk信号的上升边缘,target 驱动trdy#到低态且initiator驱动idry#到低态的话,则此数据阶段便告完成。在读取期间,trdy#被驱动表示target正在驱动有效的数据到数据总线上。在写入期间,trdy#被驱动表示target准备接收来自master的资料。等待状态会被插入到目前的资料阶段里,直到取样到trdy#与irdy#都被驱动到低态为止。
8. stop# i/o stop(停止)
n target驱动stop#到低态,表示希望initiator停止目前正在进行的交易。
9. devsel# i/o device select(设备选择信号)
n 该信号有效时,表示驱动它的设备已成为当前防问的目标设备。换言之,该信号的有效说明总在线某处的某一设备已被选中。如果一个主设备启动一个交易并且在6个clk周期内设有检测到devsel#有效,它必须假定目标设备没能 反应或者地址不存在,从而实施主设备缺省。
10. idsel i initialization device select(初始化设备选择)
idsel是pci装置的一个输入端,并且在存取某个装置的组态缓存器期间,它用来选择芯片。n
11. lock# i/o lock(锁定)
n 这是在一个单元(atomic)交易序列期间(列如:在读取/修改/写入操作期间),initiator用来锁定(lock)目前所寻址的target的。
12. req# i request(请求)
n 表示管理者要求使用总线,此为一对一之信号,每一管理者都有与其相对应之req#信号。
13. gnt# o grant(保证)
n 表示管理者对总线使用之要求已被同意,此为一对一之信号,每一管理者都有与其相对应之gnt#信号。
九、serial ata接口信号说明
1. sata0txp o serial ata 0 transmit(串行ata0 传送)
2. sata0txn o serial ata 0 transmit(串行ata0 传送)
这个信号与sata0txp组成差分信号对,用于传输数据。n
3. sata0rxp i serial ata 0 receive(串行ata0 接收)
4. sata0rxn i serial ata 0 receive(串行ata0 接收)
n 这个信号与sata0rxp组成差分信号对,用于接收数据。
5. satarbias i serial ata resistor bias(串行ata电阻偏置)
6. satarbias# i serial ata resistor bias(串行ata电阻偏置)
这个信号与satarbias一样外接一颗与gnd相接的电阻,为sata提供一个电压偏置。 n
7. sataled# od sata drive activity indicator(sata 读写指示)
n 当这个信号为low时,表示当前的sata硬盘正在读写数据。
十、ide 接口信号说明
1. dcs1# o device chip select(设备芯片选择)
n 这个信号为设备选择信号for rang 100 。
2. dcs3# o device chip select(设备芯片选择)
这个信号为设备选择信号 for rang 300。n
3. da[2:0] o device address(设备地址)
这些信号用于传输地址信号。n
4. dd[15:0] i/o device data(设备数据)
n 这些信号用于传输数据信号。
5. dreq i device request(设备请求)
当ide device要做一个dma读写动作时,就会驱动这个信号向南桥发dmna请求。
6. dack# o device dma acknowledge(设备dma确认)
当iden device已做了一个dma请求后,若当前总线空闲,南桥就会驱动个信号,把控制权受权给ide device。
7. dior# o disk i/o read(磁盘i/o读)
n 这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个读操作。
8. diow# o disk i/o write(磁盘i/o写)
这个信号由南桥来驱动,当它有效时,表示要对磁盘进行一个写操作。n
9. iordy i i/o channel ready(i/o通道备妥)
这个信号由iden device来驱动,当它有效时,表示ide device已经准备ok。
十一、lpc接口信号说明
1. lad[3:0] i/o lpc command、address、data
这四信号线用来传输lpcn bus的命令、地址和数据。
2. lframe# i/o lpc frame(lpc框架)
n 当这个信号有效时,指示开始或结束一个lpc周期。
3. ldrq# i dma request(dma请求)
当super i/o上的device需要用dma channel时,就会驱动这个信号向南桥发出请求。 n
十二、usb 接口信号说明
1. usbp+ i/o usb signal(usb 信号)
2. usbp- i/o usb signal(usb 信号)
n 这个信号与usbp+组成差分信号对,组成一个usb port,用来传输地址、数据和命令。
3. oc# i over current(过电流保护)
当有usbn device过电流时,这个信号会拉low,告知南桥有过电流发生。
十三、smbus接口信号说明
1. smbdata i/o smbus data(数据线)
2. smbclk i/o smbus clock(时钟线)
n 上面两个信号线为系统管理总线,以南桥为控制中心,对主机板的一些device进行读写操作,如倍频ic、spd等等。这两个信号在外部必须通过电阻进行pull high。
十四、ac-link接口信号说明
1. rst# o reset(复位信号)
这个讯信号由南桥驱动,对audion chip进行初始化。
2. sync o sync(同步信号)
3. bit_clk i bit clock(时钟输入)
n 这是一个由codec产生一个12.288mhz串行数据时钟给南桥。
4. sdout o serial data out(串行数据输出)
由南桥发出数据到codec。n
5. sdin i serial data in(串行数据输入)
n 由codec发出数据到南桥。
十五、fdc接口信号说明
1. drvden0 od drive density select bit(驱动器密度选择位)
n 驱动器密度选择信号。
2. index# i index(索引)
n 此pin为施密特触发器输入,当这个为low(有效时),通过索引孔把磁头定位起始磁道。
3. moa# od motor a on(马达a打开)
当此信号为low时,马达a起动。n
4. dsa# od drive select a(驱动a选择)
当此信号为low时,驱动器a被选择。n
5. dir# od dir(列目录)
n 磁头步进马达移动方向,为high时,向外移动,为low时向内移动。
6. step# od step(步进)
步进输出脉冲,当此信号为low时,将产生一个脉冲移动磁头到另一个磁道。n
7. wd# od write data(写数据)
n 写数据,当此信号为low时,写数据到被选择的驱动器。
8. we# od write enable(写允许)
写允许,当为low表示允许写入盘片。n
9. track0# i track 0(0磁道)
0磁道,当此信号为low时,磁头将被定位到最外的一个磁道(0磁道)。n
10. wp# i write protected(写保护)
n 写保护,当此信号为low时,磁盘片被写保护,只能读出数据不能写入。
11. rdata# i read data(读数据)
当为low时从软盘读数据。n
12. head# od head(磁头)
磁头选择,当为high时选择0面的磁头,当为low时选择1面的磁头。n
13. dskchg# i diskette change(更换磁盘)
n 盘片更换,当此信号为low时,在上电状态可随时取出盘片。
十六、parallel port 接口信号说明
1. slct i printer select status(打印机状态选择)
n 这个pin主要用于选择打印机模式,为high时,表示打印机被选择。打印有两种模式可以被设定ecp和eep。
2. pe i page end(页面结束)
当这个信号为high时,表示打印机已检测到页面结束。n
3. busy i busy(打印机忙)
n 当这个信号为high时,表示打印机很忙没有准备去接收数据。
4. ack# i acknowledge(确认)
当这个信号为low时,表示打印机已接收数据,并准备接受更多的数据。n
5. err# i error(错误)
n 当这个信号为low时,表示打印机在打印时出错。
6. slin# o printer select(打印机选择)
这个信号为打印机输出线检查。n
7. init# o initialization(初始化)
当这个信号为low时,表示对打印机进行初始化。n
8. afd# o auto line feed(自动走线)
n 当打印机打印针出问题时,这个信号会被拉low,打印机会自动再打一遍。
9. stb# o strobe(锁定)
当这个信号为low时,表示要把并行数据锁定到打印机里。n
10. pd[7:0] i/o printer data(打印机数据)
n 这些信号用于传输打印机数据。
十七、serial port 接口数据说明
1. cts# i clear to send(清楚发送)
n 这个信号用于modem控制输入,这个功能可以通过读握手状态寄存器bit 4来测试。
2. dsr# i data set ready(数据准备)
这个信号为low时,表示modem或数据放置已准备可以传输数据。n
3. rts# i/o request to send(请求发送)
n 这个信号为low时,表示modem或调制解调器可准备去发送数据。
4. dtr# i/o data terminal ready(数据终端准备)
这个信号为low时,表示数据终端已准备可以进行通信。n
5. sin i serial data in(串行数据输入)
n 这个信号用于去接收数据。
6. sout o serial data out(串行数据输出)
这个信号用于去发送数据。n
上一篇: 曹丕为何要重用司马懿?其实是被逼无奈