电脑内存条的作用、类型以及内存插槽的知识介绍
程序员文章站
2022-07-09 14:35:03
电脑内存条的作用、类型以及内存插槽的知识介绍内存是电脑中的主要部件，它是相对于外存而言的。我们平常使用的程序，如WindowsXP系统、打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它... 13-05-13...
内存条的作用
内存是电脑中的主要部件，它是相对于外存而言的。我们平常使用的程序，如windowsxp系统、打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它们调入内存中运行，才能真正使用其功能，我们平时输入一段文字，或玩一个游戏，其实都是在内存中进行的。通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上。其是连接cpu 和其他设备的通道，起到缓冲和数据交换作用。 当cpu在工作时，需要从硬盘等外部存储器上读取数据，但由于硬盘这个“仓库”太大，加上离cpu也很“远”，运输“原料”数据的速度就比较慢，导致cpu的生产效率大打折扣！为了解决这个问题，人们便在cpu与外部存储器之间，建了一个“小仓库”—内存。
内存条类型和接口
一、dimm（双inline记忆模块，双列直插内存模块）sdram接口；sdram dimm 为168pin dimm结构，如下图。金手指没面为84pin，金手指上有两个卡口，用来避免插入接口时，错误将内存反方向插入导致烧毁。
不可否认的是，sdram 内存由早期的66mhz，发展后来的100mhz、133mhz，尽管没能彻底解决内存带宽的瓶颈问题，但此时cpu超频已经成为diy用户永恒的话题，所以不少用户将品牌好的pc100品牌内存超频到133mhz使用以获得cpu超频成功，值得一提的是，为了方便一些超频用户需求，市场上出现了一些pc150、pc166规范的内存。
尽管sdram pc133内存的带宽可提高带宽到1064mb/s，加上intel已经开始着手最新的pentium 4计划，所以sdram pc133内存不能满足日后的发展需求，此时，intel为了达到独占市场的目的，与rambus联合在pc市场推广rambus dram内存（称为rdram内存）。与sdram不同的是，其采用了新一代高速简单内存架构，基于一种类risc(reduced instruction set computing，精简指令集计算机)理论，这个理论可以减少数据的复杂性，使得整个系统性能得到提高。
二、ddr内存，dimm ddram内存接口采用184pin dimm结构，金手指每面有92pin，如下图所示（ddr内存金手指上只有一个卡口）
有184针的ddr内存（ddr sdram）
sdram 内存条
芯片和模块
标准名称 i/o 总线时脉 周期 内存时脉 数据速率 传输方式 模组名称 极限传输率
ddr-200 100 mhz 10 ns 100 mhz 200 million 并列传输 pc-1600 1600 mb/s
ddr-266 133 mhz 7.5 ns 133 mhz 266 million 并列传输 pc-2100 2100 mb/s
ddr-333 166 mhz 6 ns 166 mhz 333 million 并列传输 pc-2700 2700 mb/s
ddr-400 200 mhz 5 ns 200 mhz 400 million 并列传输 pc-3200 3200 mb/s
利用下列公式，就可以计算出ddr sdram时脉。
ddr i/ii内存运作时脉：实际时脉*2。 （由于两笔资料同时传输，200mhz内存的时脉会以400mhz运作。）
内存带宽=内存速度*8 byte
标准公式：内存除频系数=时脉／200→*速算法：外频*（除频频率／同步频率） （使用此公式将会导致4%的误差）
三、ddr2内存，ddr2接口为240pin dimm结构。金手指每面有120pin，与ddr dimm一样金手指上也只有一个卡口。但是卡口的位置与ddr内存不同，因此ddr内存条是插不进ddr2内存条的插槽里面的。因此不用担心插错的问题。
一款装有散热片的ddr2 1g内存条
ddr内存插槽
ddr2 能够在100mhz 的发信频率基础上提供每插脚最少400mb/s 的带宽，而且其接口将运行于1.8v 电压上，从而进一步降低发热量，以便提高频率。此外，ddr2 将融入cas、ocd、odt 等新性能指标和中断指令，提升内存带宽的利用率。从jedec组织者阐述的ddr2标准来看，针对pc等市场的ddr2内存将拥有400、533、667mhz等不同的时钟频率。高端的ddr2内存将拥有800、1000mhz两种频率。ddr-ii内存将采用200-、220-、240-针脚的fbga封装形式。最初的ddr2内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8v，容量密度为512mb。
各类ddr2内存条的技术参数
标准名称 i/o 总线时钟频率 周期 存储器时钟频率 数据速率 传输方式 模块名称 极限传输率 位宽
ddr2-400 100 mhz 10ns 200 mhz 400 mt/s 并行传输 pc2-3200 3200mb/s 64位
ddr2-533 133 mhz 7.5 ns 266 mhz 533 mt/s 并行传输 pc2-4200
pc2-4300 4266 mb/s 64 位
ddr2-667 166 mhz 6 ns 333 mhz 667 mt/s 并行传输 pc2-5300
pc2-5400 5333 mb/s 64 位
ddr2-800 200 mhz 5 ns 400 mhz 800 mt/s 并行传输 pc2-6400 6400 mb/s 64 位
ddr2-1066 266 mhz 3.75 ns 533 mhz 1066 mt/s 并行传输 pc2-8500
pc2-8600 8533 mb/s 64 位
现时有售的ddr2-sdram已能达到ddr2-1200，但必须在高电压下运作，以维持其稳定性。
四、ddr3内存条
第三代双倍资料率同步动态随机存取内存（double-data-rate three synchronous dynamic random access memory，一般称为 ddr3 sdram），是一种电脑内存规格。它属于sdram家族的内存产品，提供了相较于ddr2 sdram更高的运行效能与更低的电压，是ddr2 sdram（四倍资料率同步动态随机存取内存）的后继者（增加至八倍），也是现时流行的内存产品。
ddr3相比起ddr2有更低的工作电压， 从ddr2的1.8v降落到1.5v，性能更好更为省电；ddr2的4bit预读升级为8bit预读。ddr3目前最高能够1600mhz的速度，由于目前最为快速的ddr2内存速度已经提升到800mhz/1066mhz的速度，因而首批ddr3内存模组将会从1333mhz的起跳。在computex大展我们看到多个内存厂商展出1333mhz的ddr3模组。
a-data出品的ddr3内存条（ddr sdram）
各类ddr2内存条的技术参数
标准名称 i/o 总线时脉 周期 内存时脉 数据速率 传输方式 模组名称 极限传输率 位元宽
ddr3-800 400 mhz 10 ns 400 mhz 800 mt/s 并列传输 pc3-6400 6.4 gib/s 64 位元
ddr3-1066 533 mhz 712 ns 533 mhz 1066 mt/s 并列传输 pc3-8500 8.5 gib/s 64 位元
ddr3-1333 667 mhz 6 ns 667 mhz 1333 mt/s 并列传输 pc3-10600 10.6 gib/s 64 位元
ddr3-1600 667 mhz 5 ns 800 mhz 1600 mt/s 并列传输 pc3-12800 12.8 gib/s 64 位元
ddr3-1866 800 mhz 42/7 933 mhz 1800 mt/s 并列传输 pc3-14900 14.4 gib/s 64 位元
ddr3-2133 1066 mhz 33/4 1066 mhz 2133 mt/s 并列传输 pc3-17000 64 位元
ddr2和ddr3的区别
逻辑bank数量，ddr2 sdram中有4bank和8bank的设计，目的就是为了应对未来大容量芯片的需求。而ddr3很可能将从2gb容量起步，因此起始的逻辑bank就是8个，另外还为未来的16个逻辑bank做好了准备。
封装（packages），ddr3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球fbga封装，16bit芯片采用96球fbga封装，而ddr2则有60/68/84球fbga封装三种规格。并且ddr3必须是绿色封装，不能含有任何有害物质。
突发长度（bl，burst length），由于ddr3的预取为8bit，所以突发传输周期（bl，burst length）也固定为8，而对于ddr2和早期的ddr架构的系统，bl=4也是常用的，ddr3为此增加了一个4-bit burst chop（突发突变）模式，即由一个bl=4的读取操作加上一个bl=4的写入操作来合成一个bl=8的数据突发传输，届时可透过a12位址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在ddr3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
寻址时序（timing），就像ddr2从ddr转变而来后延迟周期数增加一样，ddr3的cl周期也将比ddr2有所提升。ddr2的cl范围一般在2至5之间，而ddr3则在5至11之间，且附加延迟（al）的设计也有所变化。ddr2时al的范围是0至4，而ddr3时al有三种选项，分别是0、cl-1和cl-2。另外，ddr3还新增加了一个时序参数──写入延迟（cwd），这一参数将根据具体的工作频率而定。
新增功能──重置（reset），重置是ddr3新增的一项重要功能，并为此专门准备了一个引脚。dram业界已经很早以前就要求增这一功能，如今终于在ddr3身上实现。这一引脚将使ddr3的初始化处理变得简单。当reset命令有效时，ddr3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在reset期间，ddr3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程式装置将复位，dll（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使ddr3达到最节省电力的目的。
新增功能──zq校准，zq也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚透过一个命令集，经由片上校准引擎（odce，on-die calibration engine）来自动校验数据输出驱动器导通电阻与终结电阻器（odt，on-die termination）的终结电阻值。当系统发出这一指令之后，将用相对应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和odt电阻进行重新校准。
内存是电脑中的主要部件，它是相对于外存而言的。我们平常使用的程序，如windowsxp系统、打字软件、游戏软件等，一般都是安装在硬盘等外存上的，但仅此是不能使用其功能的，必须把它们调入内存中运行，才能真正使用其功能，我们平时输入一段文字，或玩一个游戏，其实都是在内存中进行的。通常我们把要永久保存的、大量的数据存储在外存上，而把一些临时的或少量的数据和程序放在内存上。其是连接cpu 和其他设备的通道，起到缓冲和数据交换作用。 当cpu在工作时，需要从硬盘等外部存储器上读取数据，但由于硬盘这个“仓库”太大，加上离cpu也很“远”，运输“原料”数据的速度就比较慢，导致cpu的生产效率大打折扣！为了解决这个问题，人们便在cpu与外部存储器之间，建了一个“小仓库”—内存。
内存条类型和接口
一、dimm（双inline记忆模块，双列直插内存模块）sdram接口；sdram dimm 为168pin dimm结构，如下图。金手指没面为84pin，金手指上有两个卡口，用来避免插入接口时，错误将内存反方向插入导致烧毁。
不可否认的是，sdram 内存由早期的66mhz，发展后来的100mhz、133mhz，尽管没能彻底解决内存带宽的瓶颈问题，但此时cpu超频已经成为diy用户永恒的话题，所以不少用户将品牌好的pc100品牌内存超频到133mhz使用以获得cpu超频成功，值得一提的是，为了方便一些超频用户需求，市场上出现了一些pc150、pc166规范的内存。
尽管sdram pc133内存的带宽可提高带宽到1064mb/s，加上intel已经开始着手最新的pentium 4计划，所以sdram pc133内存不能满足日后的发展需求，此时，intel为了达到独占市场的目的，与rambus联合在pc市场推广rambus dram内存（称为rdram内存）。与sdram不同的是，其采用了新一代高速简单内存架构，基于一种类risc(reduced instruction set computing，精简指令集计算机)理论，这个理论可以减少数据的复杂性，使得整个系统性能得到提高。
二、ddr内存，dimm ddram内存接口采用184pin dimm结构，金手指每面有92pin，如下图所示（ddr内存金手指上只有一个卡口）
有184针的ddr内存（ddr sdram）
sdram 内存条
芯片和模块
标准名称 i/o 总线时脉 周期 内存时脉 数据速率 传输方式 模组名称 极限传输率
ddr-200 100 mhz 10 ns 100 mhz 200 million 并列传输 pc-1600 1600 mb/s
ddr-266 133 mhz 7.5 ns 133 mhz 266 million 并列传输 pc-2100 2100 mb/s
ddr-333 166 mhz 6 ns 166 mhz 333 million 并列传输 pc-2700 2700 mb/s
ddr-400 200 mhz 5 ns 200 mhz 400 million 并列传输 pc-3200 3200 mb/s
利用下列公式，就可以计算出ddr sdram时脉。
ddr i/ii内存运作时脉：实际时脉*2。 （由于两笔资料同时传输，200mhz内存的时脉会以400mhz运作。）
内存带宽=内存速度*8 byte
标准公式：内存除频系数=时脉／200→*速算法：外频*（除频频率／同步频率） （使用此公式将会导致4%的误差）
三、ddr2内存，ddr2接口为240pin dimm结构。金手指每面有120pin，与ddr dimm一样金手指上也只有一个卡口。但是卡口的位置与ddr内存不同，因此ddr内存条是插不进ddr2内存条的插槽里面的。因此不用担心插错的问题。
一款装有散热片的ddr2 1g内存条
ddr内存插槽
ddr2 能够在100mhz 的发信频率基础上提供每插脚最少400mb/s 的带宽，而且其接口将运行于1.8v 电压上，从而进一步降低发热量，以便提高频率。此外，ddr2 将融入cas、ocd、odt 等新性能指标和中断指令，提升内存带宽的利用率。从jedec组织者阐述的ddr2标准来看，针对pc等市场的ddr2内存将拥有400、533、667mhz等不同的时钟频率。高端的ddr2内存将拥有800、1000mhz两种频率。ddr-ii内存将采用200-、220-、240-针脚的fbga封装形式。最初的ddr2内存将采用0.13微米的生产工艺，内存颗粒的电压为1.8v，容量密度为512mb。
各类ddr2内存条的技术参数
标准名称 i/o 总线时钟频率 周期 存储器时钟频率 数据速率 传输方式 模块名称 极限传输率 位宽
ddr2-400 100 mhz 10ns 200 mhz 400 mt/s 并行传输 pc2-3200 3200mb/s 64位
ddr2-533 133 mhz 7.5 ns 266 mhz 533 mt/s 并行传输 pc2-4200
pc2-4300 4266 mb/s 64 位
ddr2-667 166 mhz 6 ns 333 mhz 667 mt/s 并行传输 pc2-5300
pc2-5400 5333 mb/s 64 位
ddr2-800 200 mhz 5 ns 400 mhz 800 mt/s 并行传输 pc2-6400 6400 mb/s 64 位
ddr2-1066 266 mhz 3.75 ns 533 mhz 1066 mt/s 并行传输 pc2-8500
pc2-8600 8533 mb/s 64 位
现时有售的ddr2-sdram已能达到ddr2-1200，但必须在高电压下运作，以维持其稳定性。
四、ddr3内存条
第三代双倍资料率同步动态随机存取内存（double-data-rate three synchronous dynamic random access memory，一般称为 ddr3 sdram），是一种电脑内存规格。它属于sdram家族的内存产品，提供了相较于ddr2 sdram更高的运行效能与更低的电压，是ddr2 sdram（四倍资料率同步动态随机存取内存）的后继者（增加至八倍），也是现时流行的内存产品。
ddr3相比起ddr2有更低的工作电压， 从ddr2的1.8v降落到1.5v，性能更好更为省电；ddr2的4bit预读升级为8bit预读。ddr3目前最高能够1600mhz的速度，由于目前最为快速的ddr2内存速度已经提升到800mhz/1066mhz的速度，因而首批ddr3内存模组将会从1333mhz的起跳。在computex大展我们看到多个内存厂商展出1333mhz的ddr3模组。
a-data出品的ddr3内存条（ddr sdram）
各类ddr2内存条的技术参数
标准名称 i/o 总线时脉 周期 内存时脉 数据速率 传输方式 模组名称 极限传输率 位元宽
ddr3-800 400 mhz 10 ns 400 mhz 800 mt/s 并列传输 pc3-6400 6.4 gib/s 64 位元
ddr3-1066 533 mhz 712 ns 533 mhz 1066 mt/s 并列传输 pc3-8500 8.5 gib/s 64 位元
ddr3-1333 667 mhz 6 ns 667 mhz 1333 mt/s 并列传输 pc3-10600 10.6 gib/s 64 位元
ddr3-1600 667 mhz 5 ns 800 mhz 1600 mt/s 并列传输 pc3-12800 12.8 gib/s 64 位元
ddr3-1866 800 mhz 42/7 933 mhz 1800 mt/s 并列传输 pc3-14900 14.4 gib/s 64 位元
ddr3-2133 1066 mhz 33/4 1066 mhz 2133 mt/s 并列传输 pc3-17000 64 位元
ddr2和ddr3的区别
逻辑bank数量，ddr2 sdram中有4bank和8bank的设计，目的就是为了应对未来大容量芯片的需求。而ddr3很可能将从2gb容量起步，因此起始的逻辑bank就是8个，另外还为未来的16个逻辑bank做好了准备。
封装（packages），ddr3由于新增了一些功能，所以在引脚方面会有所增加，8bit芯片采用78球fbga封装，16bit芯片采用96球fbga封装，而ddr2则有60/68/84球fbga封装三种规格。并且ddr3必须是绿色封装，不能含有任何有害物质。
突发长度（bl，burst length），由于ddr3的预取为8bit，所以突发传输周期（bl，burst length）也固定为8，而对于ddr2和早期的ddr架构的系统，bl=4也是常用的，ddr3为此增加了一个4-bit burst chop（突发突变）模式，即由一个bl=4的读取操作加上一个bl=4的写入操作来合成一个bl=8的数据突发传输，届时可透过a12位址线来控制这一突发模式。而且需要指出的是，任何突发中断操作都将在ddr3内存中予以禁止，且不予支持，取而代之的是更灵活的突发传输控制（如4bit顺序突发）。
寻址时序（timing），就像ddr2从ddr转变而来后延迟周期数增加一样，ddr3的cl周期也将比ddr2有所提升。ddr2的cl范围一般在2至5之间，而ddr3则在5至11之间，且附加延迟（al）的设计也有所变化。ddr2时al的范围是0至4，而ddr3时al有三种选项，分别是0、cl-1和cl-2。另外，ddr3还新增加了一个时序参数──写入延迟（cwd），这一参数将根据具体的工作频率而定。
新增功能──重置（reset），重置是ddr3新增的一项重要功能，并为此专门准备了一个引脚。dram业界已经很早以前就要求增这一功能，如今终于在ddr3身上实现。这一引脚将使ddr3的初始化处理变得简单。当reset命令有效时，ddr3内存将停止所有的操作，并切换至最少量活动的状态，以节约电力。在reset期间，ddr3内存将关闭内在的大部分功能，所以有数据接收与发送器都将关闭。所有内部的程式装置将复位，dll（延迟锁相环路）与时钟电路将停止工作，而且不理睬数据总线上的任何动静。这样一来，将使ddr3达到最节省电力的目的。
新增功能──zq校准，zq也是一个新增的脚，在这个引脚上接有一个240欧姆的低公差参考电阻。这个引脚透过一个命令集，经由片上校准引擎（odce，on-die calibration engine）来自动校验数据输出驱动器导通电阻与终结电阻器（odt，on-die termination）的终结电阻值。当系统发出这一指令之后，将用相对应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自刷新操作后用256个时钟周期、在其他情况下用64个时钟周期）对导通电阻和odt电阻进行重新校准。
上一篇： 为墨盒加墨的几则建议