Zen 3构架大改：三级缓存容量翻倍、IPC提升15%

根据外媒adoredtv提供的消息，amd代号为米兰的下一代zen 3构架将会做一些核心级别的改进，目标是让zen 3构架的ipc性能相比目前的zen 2再度提升10~15%。

zen3构架仍将采用cpu die与i/o die分离的chiplets设计方案，但是最大的不同就是单个ccx将会拥有8个核心，而现在的锐龙处理器单个ccx是4个核心，2个ccx组成一个ccd。

或许很多同学不能理解这样的变化能带来哪些改进！

此前单个ccd虽然是8个核心32m l3缓存，但是分成了2个ccx，单个ccx是4个核心16mb缓存，不同的ccx之间l3缓存是不能共用的，也就是说每个核心最多只能调用16mb l3缓存。如果一个应用程序只能支持4个或者更少核心的话，那么另外一个ccx的16mb l3缓存可能就会被闲置了。

zen 3构架将单个ccx扩大到了8核，内置32mb l3缓存，也就是说不论在任何情况下，任何一个核心都可以调用全部的32m l3缓存,新的zen3构架不再会浪费l3缓存。因此在一些对单核性能要求较高的应用中，这种设计方案将会极大增强处理器的运算效率。

zen2构架ipc提升18%的秘诀之一就是l3缓存容量翻倍，zen 3构架则是将每个核心能够利用的缓存容量再次翻倍。还有一点就是zen 3的l3缓存设计并不需要增加额外的晶体管，即便是在制程工艺不变的情况下，也能带来额外的ipc性能提升。

ps:小编现在对于zen 3构架的改进也是非常开心，此前的zen1/2的设计方案并不能完全利用l3缓存，这一缺憾在zen 3时代将不复存在！

下下代的zen 4构架也有一些消息！

zen 4构架的锐龙5000系列处理器将会使用全新的cpu针脚设计，也就是说现有的主板铁定是不能兼容了（zen 3构架的锐龙4000系列处理器仍有可能采用am4插座）。在制程工艺将会是5nm，在指令集方面将会扩展到完整的avx 512。

另外zen 4构架会将l2缓存容量翻倍，也就是单个核心将会配备1mb l2缓存。