【计组】3.5 主存提速

· 虽然CPU从内存中读取数据只需要一个存取时间，但必须等待回复时间才能下一次操作
· 多核CPU都需要访问内存时，一个CPU访问结束后，另一个CPU必须等待一个回复时间才能访问内存
· 即便是单核CPU，如果主存恢复时间过长也不太好

（多核CPU访问主存提速）双端口RAM

（单核CPU访问主存提速）多模块存储器

· 单体多字存储器和多体并行存储器2者的效率都差不多，但多提并行存储区读取的内存单元更加灵活精准

单体多字存储器

多体并行存储器

· 独立的读写控制电路、独立的地址寄存器、独立的数据寄存器

· 可看做4根相同大小的内存条，有2种不同的编址方案：高位交叉编址、地位交叉编址
· 不论高位低位编址，多体存储器同一行的存储单元的体内地址是相同的，只有体号不同；

高位交叉编址

· 用地址高位部分反映内存体是哪个
· 如上图的高位编址，最高2位用来表示是第几个内存体；
· 将存储单元的十进制地址写出来，发现 第一个内存体 的内存单元地址分别是0,1，2,3，4,5，6,7；第二个内存体的内存单元地址分别是8,9，10,11,12…

低位交叉编址

· 用地址地位部分反映内存体是哪个
· 如上图低位编址，最低2位用来表示是第几个存储体；
· 将存储单元的十进制地址写出来，发现 第一行 的内存单元地址是0,1，2,3

考点一：2种编址方案访问内存地址连续的5个内存单元的效率对比

· 低位交叉编址访问连续的5个内存单元时，实际上5r就能存取完成，但最后还是加上了最后一个内存单元的回复时间3r；所以可以等价看做：前4个内存单元各自用时1r，一共用时4r，最后一个内存单元用时4r即1T
· 注意：探讨连续内存空间访存时间的原因







· 低位编址方案可以提高CPU访问效率，那么如果确定存储体的数量呢？

考点二：根据存取周期和存取时间确定存储体的数量

考点三：给定一个地址x，如何确定他属于第几个存储体

· 方法一：给定二进制地址，则低位即存储体体号
· 方法二：给定十进制地址，对十进制地址用模块数量取余

本文地址：https://blog.csdn.net/qq_43134199/article/details/111033136