计算机组成原理期末复习题笔记整合

一、简答题

1.冯诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？
2.指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？
3.CPU的性能指标有哪些？其概念是什么？
4.浮点运算结果规格化的方法？
5.虚拟存储器分为哪三种？
6.与RAM相比ROM有何特点？

1.答：冯诺依曼计算机的主要设计思想：存储程序并按地址顺序执行
冯诺依曼计算机主要包括：存储器、运算器、控制器、输入和输出五部分组成
2.答：计算机对指令和数据的区分是依靠指令的执行阶段来决定的；
在取指阶段，从存储器中读取的均是CPU要执行的指令；
在执行阶段，从存储器中读取的一定是指令执行所需要的操作数；
3.答:性能指标有:主频、外频、前端总线、CPU的位和字长、倍频系数、缓存。概念:CPU是计算机系统中的核心部分,它的内部结构可以分为逻辑运算单元、控制单元和存储单元三个部分,有读数据、处理数据和写数据三个基本功能。
4.在浮点加减运算时,尾数求和的结果为01.ф…ф或10.ф…ф，即两符号位不等，需要将结果右移实现规格化表示，称为向右规格化。规则是：尾数右移1位,阶码加1。当尾数不是1.M时需向左规格化，尾数左移1位，阶码减1。
5.页式虚拟存储器，段式虚拟存储器，段页式虚拟存储器。
6.ROM掉电后信息不会丢失，但其中的信息只能读不能随便写。

二，选择题

1浮点数的表示范围和表示精确度分别取决于
A 尾数的位数和阶码的位数
B 阶码的编码和尾数的编码
C机器字长和阶码的位数
D阶码的位数和尾数的位数
2若某数x的真值为-0.1010,在计算机中该数表示为1.0110， 则该数所用的编码方法为 （ ） 码。
A、 反
B 原
C、 补
D、 移
3有字长为8位的代码10010011，分别采用奇校验和偶校验方式对其编码，把增加的1位校验码安排在编码结果的最低位，则得到的奇、偶校验编码分别是
A、 010010011和110010011
B、100100111和100100110
C、 110010011和010010011
D、100100110和100100111
4某机字长16位，其中符号1位，数值31位。若以定点小数表示，则最大正小数为（）

5.某机字长32位，其中符号1位，数值31位。若以定点小数表示，则最大正小数为( )

6在下列机器数（ ）中，零的表示形式是唯一的。
A、 原码
B 反码
C、 原码和反码
D、 补码
7八位二进制补码所能表示的整数（十进制数）范围是（ ）。
A、 -128~+127
B、 -127~+127
C、 -128~+128
D、 -127~+128

8.请将十进制数486表示为IEEE754标准32位浮点规格化数为（）。注：选择结果为十六进制表示。
A、43F60000H
B、43F10000H
C、43F20000H
D、43F30000H
9.按IEEE754标准，一个32位浮点数由符号位S、阶码E和尾数M三个域组成。其中阶码E的值等于指数的真值e加上一个固定的偏移值（）。
A、127
B、128
C、 -127
D、 -128
10对于IEEE754格式的浮点数，下列描述正确的是
A、阶码用移码表示，尾数用原码表示
B、阶码和尾数都用原码表示
C、 阶码和尾数都用补码表示
D、 阶码用移码表示，尾数用补码表示

正确答案：1.D,2C,3B,4B,5B,6D,7A,8D,9A,10A，

11.一个16K×32位的存储器，其地址线和数据线的总和是（ ）。

A、 48
B、  46
C、36
D、 32

12存储字长是指（ ）。
A、 存放在一个存储单元中的二进制代码组合；
B、存放在一个存储单元中的二进制代码位数；
C、存储单元的个数；
D、机器指令的位数。

13下述说法中（ ）是正确的。

A、半导体RAM信息可读可写，且断电后仍能保持记忆；
B、半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的；
C、半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的。

14某计算机字长是16位它的存储容量是64KB，按字编址,它们寻址范围是（ ）。
A、64K
B、32KB
C、32K
D、16KB

15.某计算机字长32位，其存储容量为16MB，若按双字编址，其寻址范围是（ ）。
A、4M
B、2M
C、4MB
D、2MB

16一个512KB的存储器，地址线和数据线的总和是（ ） 。

A、17
B、19
C、27
D、36

17.计算机系统中的存储器系统是指 。

A、RAM存储器
B、 ROM存储器
C、主存储器
D、主存储器和外存储器

18.下述说法中（ ）是正确的

A、 EPROM是可改写的，因而也是随机存储器的一种；
B、EPROM是可改写的，但它不能用作为随机存储器用；
C、EPROM只能改写一次，故不能作为随机存储器用；
D、 EPROM是可改写的，但它能用作为随机存储器用。

19.机器指令与微指令之间的关系是（ ）。

A、 用若干条微指令实现一条机器指令
B、用若干条机器指令实现一条微指令
C、用一条微指令实现一条机器指令
D、用一条机器指令实现一条微指令

正确答案：11B,12B,13C,14C,15B,16C，17.D，18.B，19A

20下列逻辑部件中，（ ）不包括在运算器内。
A、累加器
B、 指令寄存器
C、 状态条件寄存器
D、ALU
21在CPU中程序计数器PC的位数取决于（ ）。
A、存储器容量
B、指令中操作码字数
C、机器字长
D、指令字长
22指令周期是指（ ）。
A、 CPU从主存取出一条指令的时间
B、CPU执行一条指令的时间
C、CPU从主存取出并执行一条指令的时间
D、 时钟周期时间
23能够改变程序执行顺序的是（ ）。
A、数据传送类指令
B、移位操作类指令
C、输入输出类指令
D、 转移类指令
24程序状态字寄存器用来存放（ ）。
A、逻辑运算结果
B、 算术运算结果
C、运算类型
D、 算术、逻辑运算及测试指令的结果状态
25无条件转移指令的功能是将指令中的地址码送入（ ）。
A、 累加器
B、程序计数器
C、地址寄存器
D、 存储器
26计算机操作的最小单位时间是（）。
A、时钟周期
B、指令周期
C、CPU周期
D、 机器周期
27一个节拍信号的宽度是指（ ）。
A、 指令周期
B、机器周期
C、 时钟周期
D、存储周期
28在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于（ ）。
A、 同步控制
B、异步控制
C、联合控制
D、人工控制
29计算机操作的最小单位时间是（ ）。
A、 时钟周期
B、指令周期
C、CPU周期
D、中断周期
30存放欲执行指令的寄存器是_（ ）。
A、AR
B、 PC
C、DR
D、 IR

答案：20B，21A，22C，23D，24D ，25B，26A，27C，28A，29A，30D

31垂直型微指令的特点是（ ）。

A、 微指令格式垂直表示
B、  控制信号经过编码产生
C、 采用微操作码
D、采用微指令码

32水平型微指令的特点是（ ）。

A、 一次可以完成多个操作
B、微指令的操作控制字段不进行编码
C、微指令的格式简短
D、微指令的格式较长

33下列叙述中（ ）是正确的。

A、控制器产生的所有控制信号称为微指令
B、微程序控制器比硬连线控制器更加灵活
C、微处理器的程序称为微程序
D、指令就是微指令

34CPU中的译码器主要用于（ ）。

A、 地址译码
B、 指令译码
C、选择多路数据至ALU
D、数据译码

35微程序放在（ ）中。

A、存储器控制器
B、控制存储器
C、主存储器
D、Cache

36在CPU的寄存器中，（ ）对用户是完全透明的。

A、程序计数器
B、 指令寄存器
C、状态寄存器
D、通用寄存器

37微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是（ ）。

A、字段直接编码
B、直接编码
C、混合编码

38在取指令操作之后，程序计数器中存放的是（ ）。

A、当前指令的地址
B、 程序中指令的数量
C、下一条指令的地址

39以硬连线方式构成的控制器（控制单元）也称为（ ）。

A、组合逻辑控制器
B、 微程序控制器
C、存储逻辑控制器
D、 运算器

答案：31C,32A,33B,34B,35B,36B,37B,38C,39A

此处没有40题，答案也没有40的

41如果认为CPU等待设备的状态信号是处于非工作状态（即踏步等待），那么在下面几种主机与设备之间的数据传送中：（ ）主机与设备是串行工作的。
A、程序查询方式
B、程序中断方式
C、 DMA方式
42在集中式总线仲裁中，（ ）方式响应时间最快。
A、 菊花链方式
B、独立请求方式
C、计数器定时查询方式
43采月串行接口进行7位ASCII码传送，带有1位奇校验位，l位起始位和1位停止位,当传输率为9600波特时，字符传送速率为（ ）。
A、960
B、873
C、1372
D、480
44系统总线中地址线的功能是（ ）。
A、 选择主存单元地址
B、选择进行信息传输的设备
C、 选择外存地址
D、指定主存和I/O设备接口电路的地址
45下列陈述中正确的是（ ）。
A、在DMA周期内，CPU不能执行程序
B、中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来
C、DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期
D、输入输出操作的最终目的是要实现CPU与外设之间的数据传输
46在集中式总线仲裁中，（ ）方式对电路故障最敏感。
A、菊花链方式
B、独立请求方式
C、计数器定时查询方式
47中断向量地址是（ ）。
A、子程序入口地址
B、中断服务程序入口地址
C、中断服务程序入口地址指示器
D、例行程序入口地址
48采用DMA方式传送数据时，每传送一个数据就要占用一个____的时间。
A、指令周期
B、机器周期
C、存储周期
D、总线周期
49系统总线中控制器的功能是（ ）。
A、提供主存、I/O接口设备的控制信号和响应信号
B、 提供数据信息
C、提供时序信号
D、提供主存、I/O接口设备的响应信号
50同步通信之所以比异步通信具有较高的传输速率，是因为：（　）
A、同步通信不需要应答信号
B、同步通信方式的总线长度较短
C、同步通信采用一个公共时钟信号进行同步
D、同步通信中各部件存取时间比较短
答案：41A,42B,43A,44D,45D,46A,47C,48C,49D,50C

三、判断题

1.存储单元是存放一个二进制信息的存储元（X）
2.双端口存储器之所以能进行高速读/写操作是因为了采用流水技术。（X）
3.堆栈操作指令使用了隐含寻址方式。（√）
4.汇编语言对机器的依赖性高（√）
5.时序电路用来产生各种时序信号，以保证整个计算机协调地工作。(√)
6.用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内（√）

四、填空题

*1.一个浮点数，当其尾数右移2位，欲使其值不变，阶码必须（ ）。

2.下列各数使用了IEEE 32位浮点格式，相等的十进制是什么？
（1）1 10000011 110 0000 0000 0000 0000 0000；
（2）0 10000011 110 0000 0000 0000 0000 0000.
3.DRAM存储位元是基于（ ）存储信息的，因此一般在一定的时间内必须刷新一次，刷新与（ ）址有关。
4.SRAM靠（ ）存储信息
5.有一个1024K×32位的存储器，由256K×8位的DRAM芯片构成。问：总共需要多少DRAM芯片？
6.已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M＊8位的DRAM芯片组成该机所允许的最大主存空间，并选用模块板结构形式，问：(1) 若每个内存条为16M*64位，共需几个内存条?
(2) 每个内存条内共有多少DRAM芯片?
(3) 主存共需多少DRAM芯片? CPU如何选择各内存条?
7.设有一个具有20位地址和32位字长的存储器，问：
（1）该存储器能存储多少字节的信息？
（2）如果存储器有512K×8位SRAM芯片组成，需要多少片?
（3）需要多少位地址做芯片选择？
8.反映主存速度的三个指标是存取时间、和。
9.一个组相联映射的Cache共有64行，每组4行；主存共有8192块，每块32字。则主存地址共_______位，其中块地址______位。Cache地址共_______位，组地址为______位。
10.如指令的形式地址为D，则直接寻址方式中操作数的有效地址为（ ）；间接寻址方式中操作数的有效地址为（ ）；相对寻址方式中有效地址为（ ）。
1112.13.14.15.根据操作数所在的位置，指出其寻址方式。操作数在寄存器中为（ ）寻址方式；操作数地址在寄存器中为（ ）寻址方式；操作数在指令中为
（ ）寻址方式；操作数地址在指令中为（ ）寻址方式。

答：1.加2、+2
2.（1）-28；（2）28.
3.第一空： 电容上的电荷量；电容的电荷；电容的电荷量；电容电荷
第二空： 行
4. 触发器；锁存器；锁存器（触发器）；触发器（锁存器）；触发器或锁存器；锁存器或触发器；触发器或者锁存器；锁存器或者触发器；触发器，锁存器；锁存器，触发器
5.16片
6.(1) 4（块）(2)32（片）(3)主存共需DRAM芯片为：4×32=128 (片)
每个内存条有32片DRAM芯片，容量为16M×64位，需24根地址线(A23~A0)完成内 存条内存储单元寻址。一共有4块内存条，采用2根高位地址线(A25~A24)，通过2：4译码器译码产生片选信号对各模块板进行选择。

7.（1）4MB；存储容量 = 存储单元个数×每单元字节数（2）8片；需要做存储芯片的字位扩展；
位扩展：4片512K×8位芯片构成512K×32位的存储组；
字扩展：2组512K×32位存储组构成1M×32位的存储器；
因此，共需要2×4=8片给定的SRAM芯片（3）1位。
字扩展的是2个存储组，因此，需1位地址做片选。

8.第一空： 存储周期；存取周期；读出时间
第二空： 存储器带宽；数据传送速率；频宽；写入时间

9.        18，13，11，4解析第一个空：主存容量为：8192块*32字=2^13*2^5=2^18，所以主存地址为20位。
   

第二个空：主存共有8192块=2^13，所以主存地址为13位。
第三个空：Cache容量为：64行*32字=2^6*25=2^11，所以主存地址为11位。
第四个空：Cache的组数为：64行/4=2^4组，所以组地址为4位。

10. D、（D）、（PC）+D

11.6，64，寄存器
12.64，寄存器，变址
13.8，16
14.直接寻址、相对寻址、变址寻址、基址寻址、间接寻址、基址间接寻址
15.寄存器、寄存器间接、立即数、直接

五、名词解释

1.存储器带宽
2.
3.
4.
5.

答：1.单位时间里存储器所存取的信息量，通常以位/秒或字节/秒做度量单位。
2.
3.
4.
5。

六、计算题

1.设存储器容量为64M，字长为64位，模块数m=4，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。求：顺序存储器和交叉存储器的带宽各是多少？
答：顺序存储器和交叉存储器连续读出m=8个字的数据信息量为：
q = 4×64 = 256位
顺序存储器所需要的时间为t1 = m×T =4×100ns =400ns =4×10^-7s
故顺序存储器的带宽为W1= q/t1 = 256/(4×10^-7) = 64×10^7[bit/s]
交叉存储器所需要的时间为t2 = T+ (m-1)×τ= 100ns + (4-1)×50ns = 250ns =2.5×10^-7s
故交叉存储器的带宽为W1= q/t2 =256/(2.5×10^-7) = 102.4×10^7[bit/s]

2.CPU执行一段程序时，cache完成存取的次数为2000次，主存完成存取的次数为50次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
答：命中率h = Nc/(Nc+Nm) = 2000/(2000+50) = 0.976
主存与Cache的速度倍率r = tm/tc = 240ns/40ns = 6
访问效率e = 1/(r+(1-r)h) = 1/(6+(1-6)×0.976) = 89.3%
平均访问时间ta = tc/e = 40ns/0.893 = 44.8ns

3.已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？
答：

4.某机主存容量1MB，字长1B，块大小16B，Cache容量64KB，若Cache采用直接映射方式，请给出2个不同标记的内存地址，它们映射到同一个Cache行。
答：

5.在一个分页虚存系统中，用户虚地址空间为32页，页长1KB，主存物理为16KB。已知用户程序有10页长，若虚页0、1、2、3已经被调入到主存8、7、4、10页中请问虚地址0AC5和1AC5(十六进制)对应的物理地址是多少？

答：页长1KB，所以页内地址为10位。
主存物理页面数：16页，共14位地址码(其中页面号4位，页内地址10位)
用户虚地址空间：32页，页面号为0~31；共15位地址码(其中页面号5位，页内地址10位)
0AC5H=00010，1011000101B，页面号为2，已被调入到主存页4，所以，物理地址中的页面号为4，页内地址与虚地址的页内地址相同，所以是：0100，1011000101=12C5H
1AC5H=00110，1011000101B，页面号为6，未被调入到主存页中，所以无物理地址，会发生缺页中断。

整合的笔记，没有很严谨，有些地方可能会出一些小错误，如果出现错误，请帮忙提出来哦，谢谢您！