PCI信号定义说明
程序员文章站
2022-06-01 23:14:54
PCI信号定义说明1. AD[31:0] (PCI ADDRESS / DATA BUS) 地址与数据总线讯号,在FRAME#启动后地址才有效,在&nb... 10-09-08...
1. ad[31:0] (pci address / data bus)
地址与数据总线讯号,在frame#启动后地址才有效,在
pclk第一个clock 动作初始化时,frame#动作后,输出
为地址与数据,写入周期,输入为数据,读取周期 trdy# 与
irdy#会动作,高阻抗时,为数据转换周期或reset#动作
2. c/be[3:0]# (pci command /byte enables)
frame#启动后,clock第一个clock,周期为pci命令,
再下一个周期为允许命令,命令在frame#后有效,数据在
trdy#与irdy#后有效
3. devsel# (pci devsel select)
确定外部外围连结之响应讯号,高阻抗时,为停止周期或re
set#动作时
4. frame# (pci cycle frame)
pci 总线起始讯号
5. gnt[4:0]# (pci bus grant)
pci 总线控制认可讯号
6. irdy# (initiator ready)
数据读取写入讯号
7. lock# (pci bus lock)
总线锁住讯号
8. par (pci bus parity)
地址与位传送之同位检错讯号
9. pclk (pci clock)
pci 时脉讯号
10.pgnt# (pci grant to peripheral bus controller)
pci 总线对外部外围装置之需求同意认可讯号
11. perq# (pci request from peripheral bus controller)
外围处理器对pci总线要求讯号
12. req[4:0]# (pci bus request)
pci 总线需求讯号
13. reset# (reset)
系统重置讯号
14. serr# (system error)
系统错误侦测讯号 可产生nmi 不可屏蔽中断
15. stop# (pci bus stop)
pci 总线放弃或重试数据传送之讯号
16. trdy# (target ready)
pci 总线数据读取传送讯号
17.wsc# (write snoop complete)
i /o apic 芯片有上时之中断讯息传送讯号
地址与数据总线讯号,在frame#启动后地址才有效,在
pclk第一个clock 动作初始化时,frame#动作后,输出
为地址与数据,写入周期,输入为数据,读取周期 trdy# 与
irdy#会动作,高阻抗时,为数据转换周期或reset#动作
2. c/be[3:0]# (pci command /byte enables)
frame#启动后,clock第一个clock,周期为pci命令,
再下一个周期为允许命令,命令在frame#后有效,数据在
trdy#与irdy#后有效
3. devsel# (pci devsel select)
确定外部外围连结之响应讯号,高阻抗时,为停止周期或re
set#动作时
4. frame# (pci cycle frame)
pci 总线起始讯号
5. gnt[4:0]# (pci bus grant)
pci 总线控制认可讯号
6. irdy# (initiator ready)
数据读取写入讯号
7. lock# (pci bus lock)
总线锁住讯号
8. par (pci bus parity)
地址与位传送之同位检错讯号
9. pclk (pci clock)
pci 时脉讯号
10.pgnt# (pci grant to peripheral bus controller)
pci 总线对外部外围装置之需求同意认可讯号
11. perq# (pci request from peripheral bus controller)
外围处理器对pci总线要求讯号
12. req[4:0]# (pci bus request)
pci 总线需求讯号
13. reset# (reset)
系统重置讯号
14. serr# (system error)
系统错误侦测讯号 可产生nmi 不可屏蔽中断
15. stop# (pci bus stop)
pci 总线放弃或重试数据传送之讯号
16. trdy# (target ready)
pci 总线数据读取传送讯号
17.wsc# (write snoop complete)
i /o apic 芯片有上时之中断讯息传送讯号