PCIe 5.0首秀！PCIe 4.0刚出生就落伍了？

pcie 4.0产品正在纷纷面世，但是下一代pcie 5.0已经迫不及待地走来，标准规范刚刚完成不到半年的它，已经得到了一批产品和技术的采纳，比如intel 10nm agilex fpga，比如cxl、ccix、gen-z高速互连标准。

近日，芯片开发工具和硅片ip大厂新思科技(synopsys)展示了自己的pcie 5.0 cxl、pcie 5.0 ccix方案，这也是pcie 5.0首次公开秀肌肉。

cxl、ccix都是芯片间的互连协议，用于连接处理器和各种加速器(标量/矢量/矩阵/空间等架构)，并保持低延迟的内存和缓存一致性，都面向异构计算架构。

cxl 1.0/1.1、ccix 1.1版本都引入了pcie 5.0，利用其单链路32gt/s高带宽的优势，并原生支持不同的链路带宽。

新思科技最近推出的designware cxl ip方案可采用16nm、10nm、7nm工艺制造，支持16个pcie链路，包括cxl 1.1控制器、硅验证的pcie 5.0控制器、硅验证的32gt/s phy物理层、ras、vc验证ip。

designware cciox 1.1 ip方案尚未正式发布，不过从展示来看，其功能已经完备，pcie 5.0已经很好地融入其中。

两套展示方案都基于fpga和特殊设备，而没有使用真实的芯片，所以还只是功能上的演示，距离实际产品尚还需要一些时日，但这无疑表明，pcie 5.0会比我们想象的来得更快。