半导体芯片的基本结构

半导体的存储芯片基本结构

分两部分：

• 半导体芯片的基本结构
• 半导体芯片的译码驱动方式

正文：

半导体芯片的基本结构

基本构成：

• 读写控制线：将CPU的控制信号床给读写电路
• 地址线：将CPU需要的地址传输到译码驱动中，然后由译码驱动进行翻译，然后进行寻址，是单向的
  • 地址线的数量决定了存储单元的数量，假如有8根地址线：0000 0000 总共有几种排列组合，2的8次方。每一种组合都对应一个存储单元。
• 数据线：将存储体中的数据读出，放入CPU；将CPU计算完毕的数据存入存储体。是双向的。
  • 数据线的数量决定了存储单元的大小，即一个存储单元能够存多少数据。比如八根数据线0000 0000， 进行一次读取的方式。

• 考点：计算芯片的容量！   芯片容量 = 地址线的寻址能力 * 数据线的数量 = 存储单元的数量 * 每一个存储单元的容量
  

* 2¹⁰bits = 1024 bits = 1KB
* 2²⁰bits = 1024 KB = 1MB

• 片选线：一个半导体存储器是有多个芯片构成的，所以在调用一个存储器中的具体的存储单元时，确定是哪一个芯片

•  考点：由小容量芯片排列成大容量的存储器
  

• 扩充存储单元容量：16K X 1位的芯片，总共有16K个存储单元，每一个存储单元有1位。若要存储八位数据，将八个存储单元进行并联，每一个存储芯片存储八位数据中的一位。每一次读取数据都同时读取八位芯片地一位，统一输出就是八位。
• 增加存储单元的的总数：以扩容完毕的八个一组的存储芯片为一组，成组地进行扩展，增加整体地存储器地存储单元地个数。
• 地址分配：按照前后顺序，第一组从0到(16K -1)，第二组从16K到（32K - 1），第三组从32K到（48K - 1），第四组从48K到（64K - 1）。

半导体存储芯片的译码驱动方式

线选法

• 如图所示，总共有4根地址线，通过译码器导出，每一种排列组合都对应一根寻址线，2的四次方总共有16根寻址线，输入对应的地址，直接输出存储单元中的数据。
• 问题：如果存储单元的数量很多，有16根地址线，那么对应就有2¹⁶次方根数据线，增大了存储器的体积，降低了集成度

重合法

• 将原先的线性排列方式，改为二维排列的方式。将8根数据线分为两组，每组四根地址线，每组十六根寻址线。两组分别是X地址和Y地址，确定一个存储单元，要分别要有X地址和Y地址

• 读数据方式：

  • 输入地址0000 0000，X地址对应的X0保持高电位，对应行的所有存储单元全部找到，并向外输出，但是到达底部是，对应列的开关没有打开，无法传输。Y地址对应的Y0保持高电位，对应列的传输开关打开，数据通过开关传输。通过X地址和Y地址两方面联合确定存储单元的位置，进行输出。